makefile调用脚本

❶ makefile怎样引用自身

Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的常用方法，只是在集成开发环境中，用户通过友好的界面修改 makefile 文件而已。

在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：

$ make -f Makefile.debug

例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：

#include "defs "

那么下面的文档就描述了这些文件之间的相互联系:

#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c

这个描述文档就是一个简单的makefile文件。

从上面的例子注意到，第一个字符为 # 的行为注释行。第一个非注释行指定prog由三个目标文件filea.o、fileb.o和filec.o链接生成。第三行描述了如何从prog所依赖的文件建立可执行文件。接下来的4、6、8行分别指定三个目标文件，以及它们所依赖的.c和.h文件以及defs文件。而5、7、9行则指定了如何从目标所依赖的文件建立目标。

当filea.c或a.h文件在编译之后又被修改，则 make 工具可自动重新编译filea.o，如果在前后两次编译之间，filea.C 和a.h 均没有被修改，而且 test.o 还存在的话，就没有必要重新编译。这种依赖关系在多源文件的程序编译中尤其重要。通过这种依赖关系的定义，make 工具可避免许多不必要的编译工作。当然，利用 Shell 脚本也可以达到自动编译的效果，但是，Shell 脚本将全部编译任何源文件，包括哪些不必要重新编译的源文件，而 make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。

Makefile文件作为一种描述文档一般需要包含以下内容:

◆ 宏定义
◆ 源文件之间的相互依赖关系
◆ 可执行的命令

Makefile中允许使用简单的宏指代源文件及其相关编译信息，在linux中也称宏为变量。在引用宏时只需在变量前加$符号，但值得注意的是，如果变量名的长度超过一个字符，在引用时就必须加圆括号（）。

下面都是有效的宏引用：

$(CFLAGS)
$2
$Z
$(Z)

其中最后两个引用是完全一致的。

需要注意的是一些宏的预定义变量，在Unix系统中，$*、$@、$?和$ <四个特殊宏的值在执行命令的过程中会发生相应的变化，而在GNU make中则定义了更多的预定义变量。关于预定义变量的详细内容，宏定义的使用可以使我们脱离那些冗长乏味的编译选项，为编写makefile文件带来很大的方便。

# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
……

此时如果执行不带参数的make命令，将连接三个目标文件和库文件LS；但是如果在make命令后带有新的宏定义：

make "LIBES= -LL -LS "

则命令行后面的宏定义将覆盖makefile文件中的宏定义。若LL也是库文件，此时make命令将连接三个目标文件以及两个库文件LS和LL。

在Unix系统中没有对常量NULL作出明确的定义，因此我们要定义NULL字符串时要使用下述宏定义：

STRINGNAME=

Make命令

在make命令后不仅可以出现宏定义，还可以跟其他命令行参数，这些参数指定了需要编译的目标文件。其标准形式为：

target1 [target2 …]:[:][dependent1 …][;commands][#…]
[(tab) commands][#…]

方括号中间的部分表示可选项。Targets和dependents当中可以包含字符、数字、句点和 "/ "符号。除了引用，commands中不能含有 "# ",也不允许换行。

在通常的情况下命令行参数中只含有一个 ": "，此时command序列通常和makefile文件中某些定义文件间依赖关系的描述行有关。如果与目标相关连的那些描述行指定了相关的command序列，那么就执行这些相关的command命令，即使在分号和(tab)后面的aommand字段甚至有可能是NULL。如果那些与目标相关连的行没有指定command，那么将调用系统默认的目标文件生成规则。

如果命令行参数中含有两个冒号 ":: "，则此时的command序列也许会和makefile中所有描述文件依赖关系的行有关。此时将执行那些与目标相关连的描述行所指向的相关命令。同时还将执行build-in规则。

如果在执行command命令时返回了一个非 "0 "的出错信号，例如makefile文件中出现了错误的目标文件名或者出现了以连字符打头的命令字符串，make操作一般会就此终止，但如果make后带有 "-i "参数，则make将忽略此类出错信号。
Make命本身可带有四种参数：标志、宏定义、描述文件名和目标文件名。其标准形式为：

Make [flags] [macro definitions] [targets]

❷ makefile.bat编译文件的脚本

edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

❸ 我使用的是windows下的QT，使用qmake生成的makefile脚本，怎么才能执行makefile脚本

用cmd 进入DOS。。。然后进入你的工程目录,在工程目录下，执行make。注意：make的路径！

❹ makefile中调用perl脚本，可以么如何调用

用system啊 system("aaa.sh"); system("cp aaa.log bbb.log");
用system啊 system("aaa.sh"); system("cp aaa.log bbb.log");

❺ Linux基础中，shell脚本和makefile文件的差别是什么啊，求详细点嘛

你可以认为makefile是shell脚本“派生”出来的。最朴素的makefile可以完全通过gcc等语句实现，在这种情况下也就是shell脚本了。但是为了方便，makefile引入了大量的语法用来使编译链接变得简单，所以和shell脚本还是不同的。
可以参考：http://apps.hi..com/share/detail/31232485

❻ linux下makefile文件在target中调用shell脚本，shell脚本定义变量的问题

你应该source 一下你的文件，让你 的内容在父进程中生效

❼ Linux下shell脚本怎么实现运行某个文件的makefile

make工具就知道阿，makefile文件里描述了编译参数等信息

❽ 大侠，source FILENAME 的命令能否在makefile中执行吗我试了很多次，都提示找不到source命令。谢谢！

source 是一个 bash 内置命令，man bash 然后找到 SHELL BUILTIN COMMANDS 部分。而 Makefile 要执行的话必须是能 fork 出进程的，所以无法执行。

如果你实在需要的话，可以把 source 以及需要那些环境变量的命令放到一个 shell 脚本里面，在再 Makefile 里执行那个 shell 脚本：bash FILENAME。

❾ Linux的makefile中有连接脚本和没连接脚本的区别

在Makefile可以调用shell脚本，但是Makefile和shell脚本是不同的。本文试着归纳一下Makefile和shell脚本的不同。
1、
shell中所有引用以$打头的变量其后要加{},而在Makefile中的变量是以$打头的后加()。实例如下：
Makefile
PATH="/data/"
SUBPATH=$(PATH)
Shell
PATH="/data/"
SUBPATH=${PATH}
2、Makefile中所有以$打头的单词都会被解释成Makefile中的变量。如果你需要调用shell中的变量（或者正则表达式中锚定句位$），都需要加两个$符号（$$）。实例如下：
PATH="/data/"
all:
echo
${PATH}
echo
$$PATH例子中的第一个${PATH}引用的是Makefile中的变量，而不是shell中的PATH环境变量，后者引用的事Shell中的PATH环境变量。
3、通配符区别
shell
中通配符*表示所有的字符
Makefile
中通配符%表示所有的字符
4、在Makefile中只能在target中调用Shell脚本，其他地方是不能输出的。比如如下代码就是没有任何输出：
VAR="Hello"
echo
"$VAR"
all:
.....以上代码任何时候都不会输出，没有在target内，如果上述代码改为如下：
VAR="Hello"
all:
echo
"$VAR"
.....以上代码，在make
all的时候将会执行echo命令。
5、在Makefile中执行shell命令，一行创建一个进程来执行。这也是为什么很多Makefile中有很多行的末尾都是“;
\”，以此来保证代码是一行而不是多行，这样Makefile可以在一个进程中执行，例如：
SUBDIR=src
example
all:
@for
subdir
in
$(SUBDIR);
\
do\
echo
"building
";
\
done上述可以看出for循环中每行都是以”;
\”结尾的。
6、获取当前目录
PATH=`pwd`
注意是``,不是''
推荐你看或者linux就该这么学，具体关于这一章地址3w(dot)linuxprobe(dot)com.