fpga编译后生成什么文件

Ⅰ xilinx FPGA 烧写完程序，怎么知道在配置芯片内占了多大。

呵呵，不需要这么麻烦，烧结前就已经知道大小了。在你生成bit或bin文件时，有一个压缩选项，如果不压缩，那么生成的bit文件就是一个固定值，也就是在配置芯片中的需要的最大容量。而选择压缩，就是实际生成的容量。其实，这个值（最大）一般在datasheet下就可以看到，只要保证配置芯片大于该容量就OK了。
另外，MCS文件是可以看，但没必要去查，除非你需要查看里面的编译信息，而且‘00’去数下。。。哈哈。。。你试试，估计会疯的。

Ⅱ Quartus II中的完全编译包括几个环节每个环节分别完成什么功能

直接全编译(Ctrl + L)就知道有哪些环节了
分析和综合:这里主要是检查每个源文件的语法错误,生成门级代码,模块之间的错误可能检查不出来;
布局和布线:针对不同的器件进行优化,布局布线,这是关键步骤
汇编:产生编程文件,简单的fpga工程就完了
完整的步骤还有时序约束,约束完再编译,查看时序分析是否满足条件,再修改,这是一个反复的过程,如果要用第三方的工具进行仿真还需要单独生成对应的时序网表,包括一下仿真模型,延时输出文件等

Ⅲ FPGA关于编译方面的问题

由于算法是随机的，因此一般来说，是不确定的。
当然，如果你使用了反标注，或者分区设计之类的用法，只要你的程序不发生改变，那么它可以保留你上次编译的结果不变，即使再编译也不会发生改变。
我指的程序不变，是不要进行任何修改，你说的语句顺序调换了，那么也被认为是程序发生改变，自然编译结果也可能不同。

Ⅳ 什么是FPGA 简单的说一下，不要复制百度百科之类的。

FPGA实现的设计并非如你想象的用基本门电路搭建 而是查表得出的
FPGA确实提供了一些基本的数字器件 但其最主要的功能单元是LUT（Look-up Table, 查找表）

LUT是一种存储盯册资源 用于实现组合逻辑和时序逻辑（LUT+寄存器）
不同厂商、型号的fpga提供不同的LUT 可以通过非易失性flash或者sram或耐则轮者反熔丝技术实现 LUT的单元规模也不同 可能是4输入、6输入、8输入等
举个例子 要实现 ”a与b“ 这个功能 就相当于查找一个表格 其内容为
a=0,b=0时 f=0;
a=0,b=1时 f=0;
a=1,b=0时 f=0;
a=1,b=1时 f=1;
fpga编译器会把a&&b这个描述转换成这个表格 生成数据流文件
进行fpga配置之后 fpga器件上有一个存储单元就存储了这个数据流文件中昌信描述的这个表格
逻辑运行时 a,b就是这个查找表的索引（即这个存储单元的地址）f就是查找结果（存储单元的输出）

你可以在google搜索xilinx what is an fpga
有简明的介绍 和fpga的结构示意图