modelsim可以编译verilog吗

Ⅰ verilog的设计软件是什么啊学习VERILOG语言要装什么软件啊

你可以安装Modelsim仿真软件，它既可以实现写代码（语言编程），编译，又可以仿真，易学易用，是现在普遍使用的电子软件；还有Quartus II开发环境软件，无论是工作在Unix,还是linux工作站还是PC机上，它都可以使你轻松地进行实行设计，编译综合和器件下载。它是一个综合性平台，我还是建议你先学习Modelsim，它易学易用。

Ⅱ 请问 用什么软件来 编写verilog 语言

请问 用什么软件来 编写verilog 语言？

首先，应该是用什么软件来仿真 verilog语言描述的电路。
用ModelSim VCS NCverilog都可以，ISE也有自带的仿真器的

使用ise吗？ 为什么装上ise后有很多个可执行的exe文件，到底该运行哪个？
xilinx platform studio 应该是用这个，ISE是用来做RTL代码，仿真，综合的，下载的话要生成相应的bit流，然后下载，如果要出效果，还要写constrain文件，做管脚、时序等相应的设置

还有 想要生成能下载到fpga中的文件，是不是也是通过ise来生成的？
对，是用ISE来生成，综合 布局布线后，生成bit流文件，通过并口和Jtag都可以下载

写vhdl可以用 quartus

还有个软件叫 xilinx platform studio 这个是用来干什么的？
这个软件已经解释了，我回去看看实验室电脑给你确认下，成天用vcs，ISE好久没碰了

谢谢

有问题在联系