linux编译cmakefile

❶ linux中make makefiles这个命令是什么意思

无论是在Linux还是在Unix环境中，make都是一个非常重要的编译命令。不管是自己进行项目开发还是安装应用软件，我们都经常要用到
make或make
install。利用make工具，我们可以将大型的开发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程序，使用make和
makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程序员
来说简直就是一场灾难。而make工具则可自动完成编译工作，并且可以只对程序员在上次编译后修改过的部分进行编译。因此，有效的利用make和
makefile工具可以大大提高项目开发的效率。同时掌握make和makefile之后，您也不会再面对着Linux下的应用软件手足无措了。
但令人遗憾的是，在许多讲述Linux应用的书籍上都没有详细介绍这个功能强大但又非常复杂的编译工具。在这里我就向大家详细介绍一下make及其描述文件
makefile。
Makefile文件
Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写，文件
中
需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT
下的编译器--维护编译信息的常用方法，只是在集成开发环境中，用户通过友好的界面修改 makefile 文件而已。

在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：

$ make -f Makefile.debug

例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自
己的头文件a.h
、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要
声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：

#include "defs"

那么下面的文档就描述了这些文件之间的相互联系:

#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c

这个描述文档就是一个简单的makefile文件。

从上面的例子注意到，第一个字符为 # 的行为注释行。第一个非注释行指定prog由三个目标文件filea.o、fileb.o和filec.o链接生成。第三行描述了如何从prog所依赖的文件建立可执行文件。接下来的4、6、8行分别指定三个目标文件，以及它们所依赖的.c和.h文件以及defs文件。而5、7、9行则指定了如何从目标所依赖的文
件建立目标。

当filea.c或a.h文件在编译之后又被修改，则 make 工具可自动重新编译filea.o，如果在前后两次编译之间，filea.C 和a.h 均没有被修改，而且 test.o 还存在的话，就没有必要重新编译。这种依赖关系在多源文件的程序编译中尤其重要。通过这种依赖关系的定义，make 工具可避免许多不必要的编译工作。当然，利用 Shell
脚本也可以达到自动编译的效果，但是，Shell 脚本将全部编译任何源文件，包括哪些不必要重新编译的源文件，而 make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。

Makefile文件作为一种描述文档一般需要包含以下内容:
◆ 宏定义
◆ 源文件之间的相互依赖关系
◆ 可执行的命令

Makefile中允许使用简单的宏指代源文件及其相关编译信息，在Linux中也称宏为变量。在引用宏时只需在变量前加$符号，但值得注意的是，如果变量名的长度超过一个字符，在引用时就必须加圆括号（）。下面都是有效的宏引用：

$(CFLAGS)
$2
$Z
$(Z)

其中最后两个引用是完全一致的。需要注意的是一些宏的预定义变量，在Unix系统中，$*、$@、$?和$<四个特殊宏的值在执行命令的过程中会发生相应的变化，而在GNU make中则定义了更多的预定义变量。关于预定义变量的详细内容，宏定义的使用可以使我们脱离那些冗长乏味的编译选项，为编写makefile文
件带来很大的方便。

# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
……

此时如果执行不带参数的make命令，将连接三个目标文件和库文件LS；但是如果在make命令后带有新的宏定义：

make "LIBES= -LL -LS"

则命令行后面的宏定义将覆盖makefile文件中的宏定义。若LL也是库文件，此时make命令将连接三个目标文件以及两个库文件LS和LL。

在Unix系统中没有对常量NULL作出明确的定义，因此我们要定义NULL字符串时要使用下述宏定义：

STRINGNAME=

Make命令
在make命令后不仅可以出现宏定义，还可以跟其他命令行参数，这些参数指定了需要编译的目标文件。其标准形式为：

target1 [target2 …]:[:][dependent1 …][;commands][#…]
[(tab) commands][#…]

方括号中间的部分表示可选项。Targets和dependents当中可以包含字符、数字、句点和"/"符号。除了引用，commands中不能含有"#",也不允许换行。
在通常的情况下命令行参数中只含有一个":"，此时command序列通常和makefile文件中某些定义文件间依赖关系的描述行有关。如果与目标相关连的那些描述行指定了相关的command序列，那么就执行这些相关的command命令，即使在分号和(tab)后面的aommand字段甚至有可能是NULL。如果那些与目标相关连的行没有指定command，那么将调用系统默认的目标文件生成规则。
如果命令行参数中含有两个冒号"::"，则此时的command序列也许会和makefile中所有描述文件依赖关系的行有关。此时将执行那些与目标相关连的描述行所
指向的相关命令。同时还将执行build-in规则。
如果在执行command命令时返回了一个非"0"的出错信号，例如makefile文件中出现了错误的目标文件名或者出现了以连字符打头的命令字符串，make操作一般会就此终止，但如果make后带有"-i"参数，则make将忽略此类出错信号。
Make命本身可带有四种参数：标志、宏定义、描述文件名和目标文件名。其标准形式为：

Make [flags] [macro definitions] [targets]

Unix系统下标志位flags选项及其含义为：
-f file 指定file文件为描述文件，如果file参数为"-"符，那么描述文件指向标准输入。如果没有"-f"参数，则系统将默认当前目录下名为makefile或者名为Makefile的文件为描述文件。在Linux中， GNU make 工具在当前工作目录中按照GNUmakefile、makefile、Makefile的顺序搜索 makefile文件。
-i 忽略命令执行返回的出错信息。
-s 沉默模式，在执行之前不输出相应的命令行信息。

-r 禁止使用build-in规则。

-n 非执行模式，输出所有执行命令，但并不执行。

-t 更新目标文件。
-q make操作将根据目标文件是否已经更新返回"0"或非"0"的状态信息。
-p 输出所有宏定义和目标文件描述。
-d Debug模式，输出有关文件和检测时间的详细信息。
Linux下make标志位的常用选项与Unix系统中稍有不同，下面我们只列出了不同部分：
-c dir 在读取 makefile 之前改变到指定的目录dir。
-I dir 当包含其他 makefile文件时，利用该选项指定搜索目录。
-h help文挡，显示所有的make选项。
-w 在处理 makefile 之前和之后，都显示工作目录。
通过命令行参数中的target ，可指定make要编译的目标，并且允许同时定义编译多个目标，操作时按照从左向右的顺序依次编译target选项中指定的目标文件。如果命令行中没有指定目标，则系统默认target指向描述文件中第一个目标文件。

通常，makefile 中还定义有 clean 目标，可用来清除编译过程中的中间文件，例如：

clean:
rm -f *.o

运行 make clean 时，将执行 rm -f *.o 命令，最终删除所有编译过程中产生的所有中间文件。
隐含规则
在make 工具中包含有一些内置的或隐含的规则，这些规则定义了如何从不同的依赖文件建立特定类型的目标。Unix系统通常支持一种基于文件扩展名即文件名后缀的隐含规则。这种后缀规则定义了如何将一个具有特定文件名后缀的文件（例如.c文件），转换成为具有另一种文件名后缀的文件（例如.o文件）：

.c:.o
$(CC) $(CFLAGS) $(CPPFLAGS) -c -o $@ $<

系统中默认的常用文件扩展名及其含义为：
.o 目标文件
.c C源文件
.f FORTRAN源文件
.s 汇编源文件
.y Yacc-C源语法
.l Lex源语法
在早期的Unix系统系统中还支持Yacc-C源语法和Lex源语法。在编译过程中，系统会首先在makefile文件中寻找与目标文件相关的.C文件，如果还有与之相依赖的.y和.l文件，则首先将其转换为.c文件后再编译生成相应的.o文件；如果没有与目标相关的.c文件而只有相关的.y文件，则系统将直接编译.y文件。
而GNU make 除了支持后缀规则外还支持另一种类型的隐含规则--模式规则。这种规则更加通用，因为可以利用模式规则定义更加复杂的依赖性规则。模式规则看起来非常类似于正则规则，但在目标名称的前面多了一个 % 号，同时可用来定义目标和依赖文件之间的关系，例如下面的模式规则定义了如何将任意一个 file.c 文件转换为 file.o 文件：

%.c:%.o
$(CC) $(CFLAGS) $(CPPFLAGS) -c -o $@ $<
#EXAMPLE#

下面将给出一个较为全面的示例来对makefile文件和make命令的执行进行进一步的说明，其中make命令不仅涉及到了C源文件还包括了Yacc语法。本例选自"Unix
Programmer's Manual 7th Edition, Volume 2A" Page 283-284
下面是描述文件的具体内容：

#Description file for the Make command
#Send to print
P=und -3 | opr -r2
#The source files that are needed by object files
FILES= Makefile version.c defs main.c donamc.c misc.c file.c \
dosys.c gram.y lex.c gcos.c
#The definitions of object files
OBJECTS= vesion.o main.o donamc.o misc.o file.o dosys.o gram.o
LIBES= -LS
LINT= lnit -p
CFLAGS= -O
make: $(OBJECTS)
cc $(CFLAGS) $(OBJECTS) $(LIBES) -o make
size make
$(OBJECTS): defs
gram.o: lex.c
cleanup:
-rm *.o gram.c
install:
@size make /usr/bin/make
cp make /usr/bin/make ; rm make
#print recently changed files
print: $(FILES)
pr $? | $P
touch print
test:
make -dp | grep -v TIME>1zap
/usr/bin/make -dp | grep -v TIME>2zap
diff 1zap 2zap
rm 1zap 2zap
lint: dosys.c donamc.c file.c main.c misc.c version.c gram.c
$(LINT) dosys.c donamc.c file.c main.c misc.c version.c \
gram.c
rm gram.c
arch:
ar uv /sys/source/s2/make.a $(FILES)

通常在描述文件中应象上面一样定义要求输出将要执行的命令。在执行了make命令之后，输出结果为：

$ make
cc -c version.c
cc -c main.c
cc -c donamc.c
cc -c misc.c
cc -c file.c
cc -c dosys.c
yacc gram.y
mv y.tab.c gram.c
cc -c gram.c
cc version.o main.o donamc.o misc.o file.o dosys.o gram.o \
-LS -o make
13188+3348+3044=19580b=046174b

最后的数字信息是执行"@size make"命令的输出结果。之所以只有输出结果而没有相应的命令行，是因为"@size make"命令以"@"起始，这个符号禁止打印输出它所在的命令行。

描述文件中的最后几条命令行在维护编译信息方面非常有用。其中"print"命令行的作用是打印输出在执行过上次"make print"命令后所有改动过的文件名称。系
统使用一个名为print的0字节文件来确定执行print命令的具体时间，而宏$?则指向那些在print文件改动过之后进行修改的文件的文件名。如果想要指定执行print命令后，将输出结果送入某个指定的文件，那么就可修改P的宏定义：

make print "P= cat>zap"

在Linux中大多数软件提供的是源代码，而不是现成的可执行文件，这就要求用户根据自己系统的实际情况和自身的需要来配置、编译源程序后，软件才能使用。只有掌握了make工具，才能让我们真正享受到到Linux这个自由软件世界的带给我们无穷乐趣。

❷ linux内核模块编译-通过Makefile重命名.ko文件名和模块名

假设模块的源文件为hello.c，源码如下：

使用该文件编译内核模块。
正常情况下，Makefile文件内容如下：

执行 make 命令，生成hello.ko文件。
执行 sudo insmod hello.ko 命令，安装该模块。
执行 lsmod 命令，查看安装的模块。就会看到第一行的就是hello模块。

但是，如果想自定义模块名称为 xmole ，而不是默认的 hello ，如何实现呢？方法如下：
在Makefile中重命名obj-m并将obj-m的依赖关系设置为原始模块(hello)
修改后的Makefile文件内容如下：

将obj-m设置为 xmole .o，并使 xmole .o依赖于 hello .o.
执行 make 命令后，生成 xmole .ko, 而不是 hello .ko，
安装命令: sudo insmod xmole.ko
查看命令： lsmod ，就会看到被安装名为 xmole 的模块。

❸ Linux中编写了内核模块的C源程序之后怎么编写makefile文件的内容

make命令执行时，需要一个 Makefile 文件，以告诉make命令需要怎么样的去编译和链接程序。

首先，我们用一个示例来说明Makefile的书写规则。以便给大家一个感兴认识。这个示例来源于GNU的make使用手册，在这个示例中，我们的工程有8个C文件，和3个头文件，我们要写一个Makefile来告诉make命令如何编译和链接这几个文件。我们的规则是：
1）如果这个工程没有编译过，那么我们的所有C文件都要编译并被链接。
2）如果这个工程的某几个C文件被修改，那么我们只编译被修改的C文件，并链接目标程序。
3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的C文件，并链接目标程序。

只要我们的Makefile写得够好，所有的这一切，我们只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。

一、Makefile的规则

在讲述这个Makefile之前，还是让我们先来粗略地看一看Makefile的规则。

target ... : prerequisites ...
command
...
...

target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。

prerequisites就是，要生成那个target所需要的文件或是目标。

command也就是make需要执行的命令。（任意的Shell命令）

这
是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。说
白一点就是说，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。这就是
Makefile的规则。也就是Makefile中最核心的内容。

说到底，Makefile的东西就是这样一点，好像我的这篇文档也该结束了。呵呵。还不尽然，这是Makefile的主线和核心，但要写好一个Makefile还不够，我会以后面一点一点地结合我的工作经验给你慢慢到来。内容还多着呢。：）

二、一个示例

正如前面所说的，如果一个工程有3个头文件，和8个C文件，我们为了完成前面所述的那三个规则，我们的Makefile应该是下面的这个样子的。

edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

反
斜杠（/）是换行符的意思。这样比较便于Makefile的易读。我们可以把这个内容保存在文件为“Makefile”或“makefile”的文件中，
然后在该目录下直接输入命令“make”就可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下“make
clean”就可以了。

在这个makefile中，目标文件（target）包含：执行文件edit和中间目标文件（*.o），依赖文件
（prerequisites）就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有一组依赖文件，而这些 .o 文件又是执行文件
edit 的依赖文件。依赖关系的实质上就是说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。

在定义好依赖关系
后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个Tab键作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命
令。make会比较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的
日期要新，或者target不存在的话，那么，make就会执行后续定义的命令。

这里要说明一点的是，clean不是一个文件，它只不过
是一个动作名字，有点像C语言中的lable一样，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。
要执行其后的命令，就要在make命令后明显得指出这个lable的名字。这样的方法非常有用，我们可以在一个makefile中定义不用的编译或是和编
译无关的命令，比如程序的打包，程序的备份，等等。

❹ 在linux下怎么makefile

Linux系统下makefile的作用把编写好的源文件进行编译与链接，makefile的基本格式如下：

target…
：prerequisite…
(Tab键)command
#格式解释
target:生成的目标文件，可以是可执行文件，也可以是中间目标文件
prerequisite:生成target所需要的文件
command:make需要的执行命令，一般是编译与链接的命令，命令前面必须要有Tab键才能有效果

makefile的简单例子（用的Ubuntu11.10）：

gcc–chello.c：编译command目录下的hello.c源文件，编译之后会生成hello.o中间文件。
rm：删除command目录下的hello.o与exe.out文件
./exe.out：输出exe.out可执行文件，hello.c中写的是HelloWorld!
make：make命令与makeexe命令执行的效果是一样的。

❺ linux下Makefile编写求助

部分如下，其余自己补充就是，关键答源是
all:scull_test
make -C $(KDIR) M=${pwd} moles
echo ""
echo "Run \"insmod scull.ko\" to install scull device."
echo "Run \"mknod DEVICE_FILE c MAJOR MINOR\" to make a device file."
echo "团乱"

scull_test:scull_test.c
gcc -o $@ $<塌举档

❻ [Linux]编写一个简单的C语言程序，编写Makefile文件。

八 环境变量
8.1 查看环境变量
$ env  显示所有的环境变量设置
$ echo $ENV_VARIABLE  显示指定环境变量的设置
例：
$ echo $PATH
/bin:/etc:/usr/bin:/tcb/bin

8.2 设定环境变量
$ ENV_VARIABLE=XXX;export ENV_VARIABLE
例：
$ PATH=$PATH:$INFORMIXDIR/bin;export PATH  将环境变量PATH设定为原PATH值+$INFORMIXDIR/bin

8.3 取消环境变量设置
$ unset $ENV_VARIABLE
例：
$ set GZJ=gzj;export GZJ  设置环境变量GZJ
$ echo $GZJ
gzj  显示环境变量值
$ unset $GZJ  取消环境变量GZJ的设置
$ echo $GZJ
 已取消

一 makefile规则
makefile是一个make的规则描述脚本文件，包括四种类型行：目标行、命令行、宏定义行和make伪指令行（如“include”）。makefile文件中注释以“#”开头。当一行写不下时，可以用续行符“\”转入下一行。
1.1 目标行
目标行告诉make建立什么。它由一个目标名表后面跟冒号“:”，再跟一个依赖性表组成。
例：
example: depfile deptarget
该目标行指出目标example与depfile和deptarget有依赖关系，如果depfile或deptarget有修改，则重新生成目标。
example1 example2 example3: deptarget1 deptarget2 depfile
该目标行指出目标名表中的example1、example2、example3这三个各自独立的目标是用相同的依赖列表和规则生成的。
clean:
空的依赖列表说明目标clean没有其他依赖关系。

目标行后续的以Tab 开始的行是指出目标的生成规则，该Tab字符不能以空格代替。例如：
example.o:example.c example.h
cc –c example.c
该例子指出目标example.o依赖于example.c和example.h。如果example.c或example.h其中之一改变了，就需要执行命令cc –c example.c重新生成目标example.o。
可以用文件名模式匹配来自动为目标生成依赖表，如：
prog: *.c

以下是一个简单的makefile的例子：

图 1 最简单的makefile例
make使用makefile文件时，从第一个目标开始扫描。上例中的第一个目标为all，所以目标clean不会自动被执行，可以通过命令make clean来生成目标。

1.2 命令行
命令行用来定义生成目标的动作。
在目标行中分号“;”后面的文件都认为是一个命令，或者一行以Tab制表符开始的也是命令。
如在上面的makefile例中，第三行以Tab字符开始的cc命令即是一个命令行，说明要生成hello应执行的命令。也可以写成：hello:hello.o;cc –c hello –L…
一般情况下，命令行的命令会在标准输出中回显出来，如对上面的makefile执行make时，标准输出如下：
cc -c hello.c
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -c hello1.c
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
如果不希望命令本身回显，可在命令前加@字符，如在上例中不希望回显cc –c hello.c和cc –c hello1.c，可修改makefile文件如下：

图 2 抑制回显的makefile例
对该makefile文件执行make时，标准输出如下：
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
可以看出，命令行前有@字符的不回显。

1.3 宏定义行
在makefile中，可以使用宏定义减少用户的输入，例如上例中对hello和hello1的编译选项均为“-L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11”，此时可以用宏来代替，如：
图 3 使用宏定义的makefile例
宏定义的基本语法是：
name=value
在定义宏时，次序不重要。宏不需要在使用前定义。如果一个宏定义多次，则使用最后一次的定义值。
可以使用“$”字符和“()”或“{}”来引用宏，例如：
cc –o hello.o $(CCFLAGS) hello.o
也可以将一个宏赋值给另一个宏，但这样的定义不能循环嵌套，如：
A=value1
B=value2
C=$(A) $(B)等价于C=value1 value2

1.4 伪指令
makefile大部分由宏定义行、命令行和目标行组成。第四种类型是make伪指令行。make伪指令没有标准化，不同的make可能支持不同的伪指令集，使得makefile有一定的不兼容性。如果要考虑移植性问题，则要避免使用make伪指令。但有一些伪指令，如include，由于使用比较多，很多不同make都提供该伪指令。
1.4.1 伪指令include
该伪指令类似C语言中的#include，它允许一次编写常用的定义并包括它。include伪指令必须在一行中，第一个元素必须是include，并且跟一个要包含的文件名，如：
include default.mk

1.4.2 伪指令“#”
“#”字符也是make的伪指令，它指出“#”后面的文件是注释，如：
PROGNAME=test # define macro
#don't modify this

二 后缀规则
2.1 双后缀规则
在前面的makefile例中有许多重复内容，例如，生成hello和hello1的命令类似，生成hello.o和hello1.o的命令也类似，除了编译或链接的文件不一样外，其它均相同，这时，我们就可以使用后缀规则。首先看一个双后缀的例子：
图 4 使用双后缀规则的makefile例
后缀规则使用特殊的目标名“.SUFFIXES”。
第一行中.SUFFIXES的依赖表为空，用来清除原有的后缀规则，因为.SUFFIXES可以在makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中。
第二行中指定后缀规则为“.c .o”，即表示将所有的.c文件转换为.o文件。
第三行指定将.c文件转换成.o文件的方法。$(CC)为make的预定义宏，其默认值为cc，$<为特殊的宏，代替当前的源文件，即所有要编译的.c文件。
第六行指定目标hello和hello1的生成方法。$@为特殊的宏，代替当前的目标名，即hello和hello1，[email protected]即为hello.o和hello1.o。

上例介绍的是双后缀规则，即它包含两个后缀，如.c.o，用来把一个C源文件编译为目标文件。双后缀规则描述如何由第一个后缀类型的文件生成第二个后缀类型的文件，例如：.c.o规则描述如何由.c文件生成.o文件。

2.2 单后缀规则
单后缀规则描述了怎样由指定后缀的文件生成由它基名为名字的文件。例如使用单后缀规则.c，可以由hello.c和hello1.c生成hello和hello1文件。例如将前面的makefile改为：
图 5 使用单后缀规则的makefile例
由于.c后缀规则为make标准后缀规则，make为其指定了相应的命令行，所以在makefile中可以不用再指定其目标生成的具体命令行。

下表是make提供的标准后缀规则。
表 1 make标准后缀规则
后缀规则 命令行
.c $(LINK.c) –o $@ $< $(LDLIBS)
.c.ln $(LINK.c) $(POUTPUT OPTPUT OPTION) –i $<
.c.o $(COMPILE.c) $(OUTPUT OPTION) $<
.c.a $(COMPILE.c) –o $% $<
$(AR) $(ARFLAGS) $@ $%
$(RM) $%

三 特殊目标
在后缀规则中使用了特殊目标.SUFFIXES，用来指定新增的后缀规则。make还提供了几个特殊目标来设置make的行为，下面为一些特殊的目标：
 .IGNORE
make在执行命令行时，如果返回的是错误码，make的缺省动作是停止并退出。增加该目标后，make将忽略命令行返回的错误码，并继续执行后续的操作。

 .SILENT
前面已经介绍过，make在执行命令行时会回显命令行内容，在命令行前增加“@”字符将抑制该命令行的回显。
如果增加该目标，所有的命令行不再回显，相当于在每个命令行前均增加了“@”字符。

 .PRECIOUS
当收到一个信号或从shell命令返回非零的错误码时，make删除它所有已建立的文件。但有些文件即使出了错误，用户也不想让make删除，这些文件可以作为.PRECIOUS目标的参数。它可以在一个makefile中出现多次，每一次都累积文件列表。

 .SUFFIXES
它为makefile指定新的后缀规则，新的后缀规则作为.SUFFIXES的依赖表给出。.SUFFIXES可以在一个makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中，如果.SUFFIXES的依赖表为空，则设置后缀规则表为空。

四 特殊的宏
为简单使用规则，make提供了几个特殊的宏：
 $@
整个当前目标名的值可以由宏“$@”来代替。

 $<
当前的源文件由“$<”来代替。例如，在前面的例子中用到了$(CC) –c $<，其中的“$<”是所有要编译的.c文件。宏“$<”仅在后缀规则或.DEFAULT中有效。

 $*
当前目标的基名由宏“$*”来代替。例如目标的名字是hello.o，则基名就是除去了后缀.o的hello。

以上介绍的特殊宏使用了make自身的规则，用户不可以改变。下表介绍了C中预定义的宏。
用途 宏 默认值
库文档汇编命令 AR ar
ARFLAGS rv
AS as
ASFLAGS
COMPILE.s $(AS) $(ASFLAGS) $(TARGET ARCH)
C编译器命令 CC cc
CFLAGS
CPPFLAGS
COMPILE.c $(CC) $(CFLAGS) $(CPPFLAGS) $(TARGET ARCH) –c
LINK.c $(CC) $(CFLAGS) $(CPPFLAGS) $(LDFLAGS) $(TARGET ARCH)
链接编辑器命令 LD ld
LDFLAGS
rm命令 RM rm
后缀列表 SUFFIXES .o .c .c~ .s .s~ .S .S~ .ln .f .f~ .F .F~ .l .mod .mod~ .sym
.def .def~ .p .p~ .r .r~ .y .y~ .h .h~ .sh .sh~ .cps .cps~

五 makefile的应用
当调用make时，它在当前目录下搜索文件名是“makefile”或“Makefile”的文件，并执行。
如果不想使用上述缺省文件，可以使用命令行中的“-f”来指定文件，如将编写的makefile命名为mklib，则指定为“make –f mklib”。

❼ 关于linux下编译c++代码生成makefile文件的问题。

很复杂的！

1, 先运行autoscan，产生 configure.scan文枯樱件,把它重命名为configure.in
mv configure.scan configure.in
2, 修改configure.in如下， vim configure.in:
# -*- Autoconf -*-
# Process this file with autoconf to proce a configure script.

AC_PREREQ([2.63])
AC_INIT([hello], [1.0], [[email protected]]) #这里是需要修改的！
AM_INIT_AUTOMAKE(foreign) #添加这句
AC_CONFIG_SRCDIR([A.cpp]) # A.cpp
AC_CONFIG_HEADERS([config.h])

# Checks for programs.
AC_PROG_CC

# Checks for libraries.

# Checks for header files.

# Checks for typedefs, structures, and compiler characteristics.

# Checks for library functions.

AC_CONFIG_FILES(Makefile) #添加这句
AC_OUTPUT

3， 依次运行aclocal, autoconf, autoheader

4, 新建 Makefila.am文件，没前丛编辑如下，悔耐 vim Makefile：
bin_PROGRAMS=hello
hello_SOURCES = main.cpp A.cpp

5, run automake至此产生Makefile文件！

❽ Linux平台Makefile文件的编写基础篇

目的：
基本掌握了 make 的用法，能在Linux系统上编程。
环境：
Linux系统，或者有一台Linux服务器，通过终端连接。一句话：有Linux编译环境。
准备：
准备三个文件：file1.c, file2.c, file2.h
file1.c:
#include
#include "file2.h"
int main()
{
printf("print file1$$$$$$$$$$$$ ");
File2Print();
return 0;
}

file2.h:

#ifndef FILE2_H_
#define FILE2_H_

#ifdef __cplusplus

extern "C" {

#endif

void File2Print();

#ifdef __cplusplus

}

#endif

#endif

file2.c:
#include "file2.h"
void File2Print()
{
printf("Print file2********************** ");
}

基础：
先来个例子：
有这么个Makefile文件。（文件和Makefile在同一目录）
=== makefile 开始 ===
helloworld:file1.o file2.o
gcc file1.o file2.o -o helloworld

file1.o:file1.c file2.h
gcc -c file1.c -o file1.o

file2.o:file2.c file2.h

gcc -c file2.c -o file2.o

clean:

rm -rf *.o helloworld

=== makefile 结束 ===

一个 makefile 主要含有一系列的规则，如下：
A: B
(tab)
(tab)

每个命令行前都必须有tab符号。

上面的makefile文件目的就是要编译一个helloworld的可执行文件。让我们一句一句来解释：

helloworld : file1.o file2.o： helloworld依赖file1.o file2.o两个目标文件。

gcc File1.o File2.o -o helloworld： 编译出helloworld可执行文件。-o表示你指定 的目标文件名。

file1.o : file1.c： file1.o依赖file1.c文件。

gcc -c file1.c -o file1.o： 编译出file1.o文件。-c表示gcc 只把给它的文件编译成目标文件， 用源码文件的文件名命名但把其后缀由“.c”或“.cc”变成“.o”。在这句中，可以省略-o file1.o，编译器默认生成file1.o文件，这就是-c的作用。

file2.o : file2.c file2.h
gcc -c file2.c -o file2.o

这两句和上两句相同。

clean:

rm -rf *.o helloworld

当用户键入make clean命令时，会删除*.o 和helloworld文件。

如果要编译cpp文件，只要把gcc改成g++就行了。

写好Makefile文件，在命令行中直接键入make命令，就会执行Makefile中的内容了。

到这步我想你能编一个Helloworld程序了。

上一层楼：使用变量

上面提到一句，如果要编译cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻烦了。

第二个例子：

=== makefile 开始 ===
OBJS = file1.o file2.o
CC = gcc
CFLAGS = -Wall -O -g

helloworld : $(OBJS)
$(CC) $(OBJS) -o helloworld

file1.o : file1.c file2.h
$(CC) $(CFLAGS) -c file1.c -o file1.o

file2.o : file2.c file2.h
$(CC) $(CFLAGS) -c file2.c -o file2.o

clean:

rm -rf *.o helloworld
=== makefile 结束 ===

这里我们应用到了变量。要设定一个变量，你只要在一行的开始写下这个变量的名字，后 面跟一个 = 号，后面跟你要设定的这个变量的值。以后你要引用 这个变量，写一个 $ 符号，后面是围在括号里的变量名。

CFLAGS = -Wall -O –g，解释一下。这是配置编译器设置，并把它赋值给CFFLAGS变量。

-Wall： 输出所有的警告信息。

-O： 在编译时进行优化。

-g： 表示编译debug版本。

这样写的Makefile文件比较简单，但很容易就会发现缺点，那就是要列出所有的c文件。如果你添加一个c文件，那就需要修改Makefile文件，这在项目开发中还是比较麻烦的。

再上一层楼：使用函数

学到这里，你也许会说，这就好像编程序吗？有变量，也有函数。其实这就是编程序，只不过用的语言不同而已。

第三个例子：

=== makefile 开始 ===
CC = gcc

XX = g++
CFLAGS = -Wall -O –g

TARGET = ./helloworld

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

SOURCES = $(wildcard *.c *.cpp)
OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))

$(TARGET) : $(OBJS)
$(XX) $(OBJS) -o $(TARGET)

chmod a+x $(TARGET)

clean:

rm -rf *.o helloworld
=== makefile 结束 ===

函数1：wildcard

产生一个所有以 '.c' 结尾的文件的列表。

SOURCES = $(wildcard *.c *.cpp)表示产生一个所有以 .c，.cpp结尾的文件的列表，然后存入变量 SOURCES 里。

函数2：patsubst

匹配替换，有三个参数。第一个是一个需要匹配的式样，第二个表示用什么来替换它，第三个是一个需要被处理的由空格分隔的列表。

OBJS = $(patsubst %.c,%.o,$(patsubst %.cc,%.o,$(SOURCES)))表示把文件列表中所有的.c,.cpp字符变成.o，形成一个新的文件列表，然后存入OBJS变量中。

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

这几句命令表示把所有的.c,.cpp编译成.o文件。

这里有三个比较有用的内部变量。 [email protected] 扩展成当前规则的目的文件名， lt; 扩展成依靠 列表中的第一个依靠文件，而 $^ 扩展成整个依靠的列表（除掉了里面所有重 复的文件名）。

chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。

❾ linux中用C语言编写完模块后怎么编写makefile文件

1、先写Makefile编译出***.ko文件
模板如下，保存到命名为Makefile文件里，放到猛凯你代码的同级目尺销录下
TARGET=my_proc.ko
LINUXDIR=/lib/moles/$(shell uname -r)/build
PWD=$(shell pwd)
obj-m :=
obj-m += my_proc.o

all: $(TARGET)
$(TARGET): $(OBJS)
make -C $(LINUXDIR) SUBDIRS=$(PWD) moles
clean:
rm -f moles.order Mole.symvers $(TARGET) *.mod.c *.o
rm -rf .tmp_versions .mod* Mole.markers
2、make
3、root权限下用命令插入模块
insmod my_proc.ko
4、可以用你写的应用程序打开、操作模块了
5、查看模块命令
lsmod
cat /proc/moles
modinfo my_proc.ko
6、root下卸载模陵知游块
rmmod

❿ linux里面的make和makefile是做什么的

1、make:是一个非常重要的编译命令,本质上它是一个程序。利用make工具，可以将大型的开发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程序，使用make和makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程序员来说简直就是一场灾难。而make工具则可自动完成编译工作，并且可以只对程序员在上次编译后修改过的部分进行编译。

2、Makefile文件 ：Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作，本质上makefile文件是个文本文件，用于配置编译过程。makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的常用方法，只是在集成开发环境中，用户通过友好的界面修改 makefile 文件而已。

3、在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：

$ make -f Makefile.debug

例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：
#include "defs"
那么下面的文档就描述了这些文件之间的相互联系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
这个描述文档就是一个简单的makefile文件。