汇编译码电路

⑴ 3-8译码器的功能

1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。

2、利用 E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

4、可用在8086的译码电路中，扩展内存。

(1)汇编译码电路扩展阅读

一个现代译码器的主要工作流程：源代码(source code) →预处理器(preprocessor) →编译器 (compiler) →目标代码(object code) →链接器(Linker) →可执行程序(executables)。

高级计算机语言便于人编写，阅读交流，维护。机器语言为计算机能直接解读、运行的。

译码器将汇编或高级计算机语言源程序（Source program）作为输入，翻译成目标语言（Target language）机器代码的等价程序。

源代码一般为高级语言 (High-level language)， 如Pascal、C、C++、Java、汉语编程等或汇编语言，而目标则是机器语言的目标代码（Object code），有时也称作机器代码（Machine code）。

对于C#、VB等高级语言而言，此时编译器完成的功能是把源码（SourceCode）编译成通用中间语言（MSIL/CIL）的字节码（ByteCode）。

最后运行的时候通过通用语言运行库的转换，编程最终可以被CPU直接计算的机器码（NativeCode）。

⑵ 说明译码电路的设计方法（至少给出两种）(针对mcs51单片机)

可以做成全译码或者半译码。

译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
译码器
二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；
显示译码器，一般是将一种编码译成十进制码或特定的编码，

⑶ 什么是译码电路

一种将二进制数据转换为被二进制编码的十进制数据的译码电路，包括：第一移位寄存器，用于从LSD起4位4位地最后储存译码的被二进制编码的十进制数据，该第一移位寄存器具有4位×N级（其中N是任意正整数），并由第一时钟信号进行移位控制；第二移位寄存器，用于从MSD起4位4位地储存要译码的二进制数据，该第二移位寄存器具有4位×M级（其中M是任意正整数），并由第二时钟信号进行移位控制，其控制方式是：对于第一移位寄存器中的每N级，在第二移位寄存器中移位一级；运算／逻辑装置，用于周期性地进行译码，其方式是：将从要译码的二进制数据的MSD起顺序选出的每个4位数据乘以16，并将其结果加到后面的4位数据上，从而输出译码的被二进制编码的十进制数据，所述的译码包括：（a）第一过程，将从第一移位寄存器的每个4位数据乘4，并进行十进制校正和进位处理，在第一时钟信号的每一周期的前半周期输出中间结果；（b）第二过程，将所述每个中间结果乘4，并进行十进制校正和进位处理，将结果加到从第二移位寄存器来的4位数据上，以在第一时钟信号的每一周期的后半周期输出要储存在第一移位寄存器中的译码的被二进制编码的十进制数据；以及缓存器，用于暂时储存从运算／逻辑装置输出的每一个中间结果。

⑷ 译码器的工作原理

工作原理
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。
图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。
在图4中 ，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。
图5位BCD—七段显示译码器电路，LED数码管将显示与BCD码对应的十进制数0—9。因为显示译码器电路输出高电平，所以应该采用共阴极LED数码管。
编码与译码的过程刚好相反。通过编码器可对一个有效输入信号生成一组二进制代码。有的编码器设有使能端，用来控制允许编码或禁止编码。
优先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。在图6中，74147为BCD优先编码器，输入和输出都是低电平有效。为了取得有效输出高电平，可在每个输出端连接一个反相器。7417只有1—9各输入端，0输入端不接入电路。这是因为7417约定，当无有效输入时，输出0的BCD代码0000。
图7是一个检测优先编码/译码功能的逻辑电路，对每一个接地的逻辑开关，数码管都会显示一个相应的十进制数。在输入端的8个逻辑开关中，代号为[7]的优先级别最高，代号为[0]的优先级别最低。

⑸ 单片机汇编，部分译码怎么解释，求例题

部分译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线仅用一部分参加译码。部分译码使存储器芯片的地址空间有重叠，造成系统存储器空间的浪费。

———————————————————————————————

希望答案能帮到你，要是你有疑问可以追问

当然，采纳也是您的美德，谢谢

⑹ 简易编译码电路怎么实现编码和译码的

编码和译码电路需要数字逻辑运算，常见的逻辑运算是：与门、或门、非门，只要你设计好输入和输出，译码和编码就可以用逻辑运算实现，

⑺ 求51单片机译码程序汇编的。

为你解答：

参考的汇编程序：

A BIT P3.0

B BIT P3.1

C BIT P3.2

Y0 BIT P1.0

Y1 BIT P1.1

Y2 BIT P1.2

Y3 BIT P1.3

Y4 BIT P1.4

Y5 BIT P1.5

Y6 BIT P1.6

Y7 BIT P1.7

ORG 0000H

LJMP MAIN

ORG 0100H

MAIN: MOV P1,#0FFH

KS: MOV A,P3

ANL A,#07H

LL0: CJNE A,#00H,LL1

MOV P1,#0FFH

CLR Y0

SJMP KS

LL1: CJNE A,#01H,LL2

MOV P1,#0FFH

CLR Y1

SJMP KS

LL2: CJNE A,#02H,LL3

MOV P1,#0FFH

CLR Y2

SJMP KS

LL3: CJNE A,#03H,LL4

MOV P1,#0FFH

CLR Y3

SJMP KS

LL4: CJNE A,#04H,LL5

MOV P1,#0FFH

CLR Y4

SJMP KS

LL5: CJNE A,#05H,LL6

MOV P1,#0FFH

CLR Y5

SJMP KS

LL6: CJNE A,#06H,LL7

MOV P1,#0FFH

CLR Y6

SJMP KS

LL7: CJNE A,#07H,LL1

MOV P1,#0FFH

CLR Y7

SJMP KS

呵呵 你先试试 通过后 给俺选择：满意回答啊

还有一种解法 就是可以利用位操作指令 去用软件现实译码器的内部电路功能

但稍复杂些 主要是同步没有上面的程序好

⑻ 汇编语言中哪些寻址方式访问存储器，哪些寻址方式是访问存储单元

汇编一共有七种寻址方式：
1，直接寻址，如： mov ax,[100]
2，寄存器寻址，如：mov ax,bx
3，立即数寻址：如：mov ax,1000h
4，寄存器间接寻址，如：mov ax,[bx]
5，寄存器相对寻址，如：mov ax,,[bx+x],x为一个字节长度或者一个字的长度
6，基址加变址寻址，如：mov ax,[bx+si/di]
7，相对基址加变址寻址，如：mov ax,[bx+si/di+x]

希望对你有帮助