缓存设计

Ⅰ spring mvc 怎么设计缓存

用于提供如浏览器缓存控制、是否必须有session开启、支持的请求方法类型（GET、POST等）等，该类主要有如下属性：

Set<String> supportedMethods：设置支持的请求方法类型，默认支持“GET”、“POST”、“HEAD”，如果我们想支持“PUT”，则可以加入该集合“PUT”。
boolean requireSession = false：是否当前请求必须有session，如果此属性为true，但当前请求没有打开session将抛出HttpSessionRequiredException异常；

boolean useExpiresHeader = true：是否使用HTTP1.0协议过期响应头：如果true则会在响应头添加：“Expires：”；需要配合cacheSeconds使用；

boolean useCacheControlHeader = true：是否使用HTTP1.1协议的缓存控制响应头，如果true则会在响应头添加；需要配合cacheSeconds使用；

boolean useCacheControlNoStore = true：是否使用HTTP 1.1协议的缓存控制响应头，如果true则会在响应头添加；需要配合cacheSeconds使用；

private int cacheSeconds = -1：缓存过期时间，正数表示需要缓存，负数表示不做任何事情（也就是说保留上次的缓存设置），
1、cacheSeconds =0时，则将设置如下响应头数据：
Pragma：no-cache // HTTP 1.0的不缓存响应头
Expires：1L // useExpiresHeader=true时，HTTP 1.0
Cache-Control ：no-cache // useCacheControlHeader=true时，HTTP 1.1
Cache-Control ：no-store // useCacheControlNoStore=true时，该设置是防止Firefox缓存

2、cacheSeconds>0时，则将设置如下响应头数据：
Expires：System.currentTimeMillis() + cacheSeconds * 1000L // useExpiresHeader=true时，HTTP 1.0
Cache-Control ：max-age=cacheSeconds // useCacheControlHeader=true时，HTTP 1.1

3、cacheSeconds<0时，则什么都不设置，即保留上次的缓存设置。

此处简单说一下以上响应头的作用，缓存控制已超出本书内容：
HTTP1.0缓存控制响应头
Pragma：no-cache：表示防止客户端缓存，需要强制从服务器获取最新的数据；
Expires：HTTP1.0响应头，本地副本缓存过期时间，如果客户端发现缓存文件没有过期则不发送请求，HTTP的日期时间必须是格林威治时间（GMT），如“Expires:Wed, 14 Mar 2012 09:38:32 GMT”；

HTTP1.1缓存控制响应头
Cache-Control ：no-cache 强制客户端每次请求获取服务器的最新版本，不经过本地缓存的副本验证；
Cache-Control ：no-store 强制客户端不保存请求的副本，该设置是防止Firefox缓存
Cache-Control：max-age=[秒] 客户端副本缓存的最长时间，类似于HTTP1.0的Expires，只是此处是基于请求的相对时间间隔来计算，而非绝对时间。

还有相关缓存控制机制如Last-Modified（最后修改时间验证，客户端的上一次请求时间 在 服务器的最后修改时间 之后，说明服务器数据没有发生变化 返回304状态码）、ETag（没有变化时不重新下载数据，返回304）。

该抽象类默认被AbstractController和WebContentInterceptor继承。

Ⅱ 高速缓存设计的很小只是其价格昂贵原因么

高速缓存并不总是越大越好，到了一定的程度其效能提升就不大了，反而因为晶体管数多提高成本和增加电能消耗及发热量。所以高速缓存和内存相比就显得很小了。

Ⅲ 缓存 缓存

缓存是把曾经浏览过的网页内容存储在本地硬盘，以后需再浏览该网页时，数据将直接从本地硬盘中读取，而不用从该网页读取，速度较快。

先我们来简单了解一下一级缓存。目前所有主流处理器大都具有一级缓存和二级缓存，少数高端处理器还集成了三级缓存。其中，一级缓存可分为一级指令缓存和一级数据缓存。一级指令缓存用于暂时存储并向CPU递送各类运算指令；一级数据缓存用于暂时存储并向CPU递送运算所需数据，这就是一级缓存的作用

那么，二级缓存的作用又是什么呢？简单地说，二级缓存就是一级缓存的缓冲器：一级缓存制造成本很高因此它的容量有限，二级缓存的作用就是存储那些CPU处理时需要用到、一级缓存又无法存储的数据。同样道理，三级缓存和内存可以看作是二级缓存的缓冲器，它们的容量递增，但单位制造成本却递减。需要注意的是，无论是二级缓存、三级缓存还是内存都不能存储处理器操作的原始指令，这些指令只能存储在CPU的一级指令缓存中，而余下的二级缓存、三级缓存和内存仅用于存储CPU所需数据。

根据工作原理的不同，目前主流处理器所采用的一级数据缓存又可以分为实数据读写缓存和数据代码指令追踪缓存2种，它们分别被AMD和Intel所采用。不同的一级数据缓存设计对于二级缓存容量的需求也各不相同，下面让我们简单了解一下这两种一级数据缓存设计的不同之处。
一、AMD一级数据缓存设计

AMD采用的一级缓存设计属于传统的“实数据读写缓存”设计。基于该架构的一级数据缓存主要用于存储CPU最先读取的数据；而更多的读取数据则分别存储在二级缓存和系统内存当中。做个简单的假设，假如处理器需要读取“AMD ATHLON 64 3000+ IS GOOD”这一串数据（不记空格），那么首先要被读取的“AMDATHL”将被存储在一级数据缓存中，而余下的“ON643000+ISGOOD”则被分别存储在二级缓存和系统内存当中（如下图所示）。

需要注意的是，以上假设只是对AMD处理器一级数据缓存的一个抽象描述，一级数据缓存和二级缓存所能存储的数据长度完全由缓存容量的大小决定，而绝非以上假设中的几个字节。“实数据读写缓存”的优点是数据读取直接快速，但这也需要一级数据缓存具有一定的容量，增加了处理器的制造难度（一级数据缓存的单位制造成本较二级缓存高）。
二、Intel一级数据缓存设计

自P4时代开始，Intel开始采用全新的“数据代码指令追踪缓存”设计。基于这种架构的一级数据缓存不再存储实际的数据，而是存储这些数据在二级缓存中的指令代码（即数据在二级缓存中存储的起始地址）。假设处理器需要读取“INTEL P4 IS GOOD”这一串数据（不记空格），那么所有数据将被存储在二级缓存中，而一级数据代码指令追踪缓存需要存储的仅仅是上述数据的起始地址（如下图所示）。

由于一级数据缓存不再存储实际数据，因此“数据代码指令追踪缓存”设计能够极大地降CPU对一级数据缓存容量的要求，降低处理器的生产难度。但这种设计的弊端在于数据读取效率较“实数据读写缓存设计”低，而且对二级缓存容量的依赖性非常大。

在了解了一级缓存、二级缓存的大致作用及其分类以后，下面我们来回答以下硬件一菜鸟网友提出的问题。
从理论上讲，二级缓存越大处理器的性能越好，但这并不是说二级缓存容量加倍就能够处理器带来成倍的性能增长。目前CPU处理的绝大部分数据的大小都在0-256KB之间，小部分数据的大小在256KB-512KB之间，只有极少数数据的大小超过512KB。所以只要处理器可用的一级、二级缓存容量达到256KB以上，那就能够应付正常的应用；512KB容量的二级缓存已经足够满足绝大多数应用的需求。

这其中，对于采用“实数据读写缓存”设计的AMD Athlon 64、Sempron处理器而言，由于它们已经具备了64KB一级指令缓存和64KB一级数据缓存，只要处理器的二级缓存容量大于等于128KB就能够存储足够的数据和指令，因此它们对二级缓存的依赖性并不大。这就是为什么主频同为1.8GHz的Socket 754 Sempron 3000+（128KB二级缓存）、Sempron 3100+（256KB二级缓存）以及Athlon 64 2800+（512KB二级缓存）在大多数评测中性能非常接近的主要原因。所以对于普通用户而言754 Sempron 2600+是值得考虑的。

反观Intel目前主推的P4、赛扬系列处理器，它们都采用了“数据代码指令追踪缓存”架构，其中Prescott内核的一级缓存中只包含了12KB一级指令缓存和16KB一级数据缓存，而Northwood内核更是只有12KB一级指令缓存和8KB一级数据缓存。所以P4、赛扬系列处理器对二级缓存的依赖性是非常大的，赛扬D 320（256KB二级缓存）与赛扬 2.4GHz（128KB二级缓存）性能上的巨大差距就很好地证明了这一点；而赛扬D和P4 E处理器之间的性能差距同样十分明显。

最后，如果您是狂热的游戏发烧友或者从事多媒体制作的专业用户，那么具有1MB二级缓存的P4处理器和具有512KB/1MB二级缓存的Athlon 64处理器才是您理想的选择。因为在高负荷的运算下，CPU的一级缓存和二级缓存近乎“爆满”，在这个时候大容量的二级缓存能够为处理器带来5%-10%左右的性能提升，这对于那些要求苛刻的用户来说是完全有必要的。

Ⅳ php 缓存如何设计

ob_get_contents, ob_end_clean从实现上应该是ob_get_clean的分解步骤。后者因为从c代码层面的整合，在仅单次执行时，速度上应该有微量的优势。因为优势远比网络IO的延迟要小，几乎可以忽略吧。

echo ob_get_contents应该也一般是用于首次生成模板缓存。是内存操作。
include用于直接显示。是文件操作。
显示模板可以用后者，做缓存所节约的时间主要是处理计算和各媒介之间的IO上的，根据自己的应用和自己的设备环境在慢的、瓶颈部分作出调整，是灵活的。没有定式。

Ⅳ Fikker的缓存怎么设计的

他们的白皮书上写的很详细。很长~~ 我给你截一段说明。
2.1. 缓存说明
在 Fikker 系统中，缓存分为智能缓存，强制缓存，拒绝缓存。加速缓存的页面(html，
asp，aspx，php，jsp，js，css 等)被 gzip 压缩后以平衡二叉树的索引结构存放在内
存中，不对硬盘进行任何读写(日志除外)。当加速缓存中的页面被访问命中以后，
立即通过压缩传输方式返回给浏览器。以上处理方式有如下好处：(1)、不读写硬
盘，通过内存进行数据交换会极大的提高页面相应速度；(2)、将页面数据经过 gzip
压缩后存储，即减少了对内存空间的需求，也会极大的减少数据传输量，从整体上
提高响应速度和传输效率。

Ⅵ 想了解缓存的概念

缓存
缓存就是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速度极快，所以又被称为高速缓存。与处理器相关的缓存一般分为两种——L1缓存，也称内部缓存；和L2缓存，也称外部缓存。例如Pentium4“Willamette”内核产品采用了423的针脚架构，具备400MHz的前端总线，拥有256KB全速二级缓存，8KB一级追踪缓存，SSE2指令集。
内部缓存(L1 Cache)
也就是我们经常说的一级高速缓存。在CPU里面内置了高速缓存可以提高CPU的运行效率，内置的L1高速缓存的容量和结构对CPU的性能影响较大，L1缓存越大，CPU工作时与存取速度较慢的L2缓存和内存间交换数据的次数越少，相对电脑的运算速度可以提高。不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大，L1缓存的容量单位一般为KB。
外部缓存(L2 Cache)
CPU外部的高速缓存，外部缓存成本昂贵，所以Pentium 4 Willamette核心为外部缓存256K，但同样核心的赛扬4代只有128K。

硬盘缓存越高,读取速度越快

Ⅶ 一级缓存的数据缓存设计

根据工作原理的不同，目前主流处理器所采用的一级数据缓存又可以分为实数据读写缓存和数据代码指令追踪缓存2种，它们分别被AMD和Intel所采用。不同的一级数据缓存设计对于二级缓存容量的需求也各不相同，下面让我们简单了解一下这两种一级数据缓存设计的不同之处。 AMD采用的一级缓存设计属于传统的“实数据读写缓存”设计。基于该架构的一级数据缓存主要用于存储CPU最先读取的数据；而更多的读取数据则分别存储在二级缓存和系统内存当中。做个简单的假设，假如处理器需要读取“AMD ATHLON 64 3000+ IS GOOD”这一串数据（不记空格），那么首先要被读取的“AMDATHL”将被存储在一级数据缓存中，而余下的“ON643000+ISGOOD”则被分别存储在二级缓存和系统内存当中（如下图所示）。
需要注意的是，以上假设只是对AMD处理器一级数据缓存的一个抽象描述，一级数据缓存和二级缓存所能存储的数据长度完全由缓存容量的大小决定，而绝非以上假设中的几个字节。“实数据读写缓存”的优点是数据读取直接快速，但这也需要一级数据缓存具有一定的容量，增加了处理器的制造难度（一级数据缓存的单位制造成本较二级缓存高）。 自P4时代开始，Intel开始采用全新的“数据代码指令追踪缓存”设计。基于这种架构的一级数据缓存不再存储实际的数据，而是存储这些数据在二级缓存中的指令代码（即数据在二级缓存中存储的起始地址）。假设处理器需要读取“INTEL P4 IS GOOD”这一串数据（不记空格），那么所有数据将被存储在二级缓存中，而一级数据代码指令追踪缓存需要存储的仅仅是上述数据的起始地址（如下图所示）。
由于一级数据缓存不再存储实际数据，因此“数据代码指令追踪缓存”设计能够极大地降低CPU对一级数据缓存容量的要求，降低处理器的生产难度。但这种设计的弊端在于数据读取效率较“实数据读写缓存设计”低，而且对二级缓存容量的依赖性非常大。

Ⅷ 设计一个分布式缓存方案

裤子都拖了，就看这个啊

Ⅸ 酷睿i7的L3 高速缓存设计 (L3 Cache)对性能的提升如何

"酷睿i7的L3 高速缓存设计 (L3 Cache)：英特尔早在Pentium 4 时代就给至尊版的高端台式机集成了L3 高速缓存，在多路服务器处理器中也早就有L3 高速缓存的型号。而在IA架构的处理器中最早实现共享式高速缓存的是Intel，而不是别人。所以，争论谁学谁的没有意义。不过说回来，IA 架构——英特尔架构谁发明的？X86 指令集谁发明的？SSE指令集谁在不断的丰富完善？各种创新的CPU制造技术和封装技术，谁率先推出的？谁最早推出了x86 双核处理器，四核处理器等等？这些方面举不胜举，了解了这些大家不辩自明。最后，酷睿i7 处理器还有采用了一些独有的技术，如英特尔智能加速技术(Turbo Boost或者叫Turbo Mode)，超线程(Hyper-Threading)，内含式(inclusive) cache设计，45nm的高-K 金属栅极晶体管技术等革命性的技术。
"

Ⅹ Cache 的设计要考虑哪几个问题

Cache也就是缓存，主要作用是为了需要多次使用的数据建立的临时仓库，加快处理器读取数据的速度，从而提高CPU运算速度。1. 缓存就是数据交换的缓冲区（称作Cache），当某一硬件要读取数据时，会首先从缓存中查找需要的数据，如果找到了则直接执行，找不到的话则从内存中找。2. 由于缓存的运行速度比内存快得多，故缓存的作用就是帮助硬件更快地运行。3. 因为缓存往往使用的是RAM（断电即掉的非永久储存），所以在用完后还是会把文件送到硬盘等存储器里永久存储。4. 电脑里最大的缓存就是内存条了，最快的是CPU上镶的L1和L2缓存，显卡的显存是给显卡运算芯片用的缓存，硬盘上也有16M或者32M的缓存。5. 缓存分为一级缓存、二级缓存和三级缓存，在CPU读取速度上：一级缓存的读取速度;二级缓存;三级缓存。