栈和缓存器

① 鎶链镙堟槸浠涔堟剰镐濓纻

鎶链镙堬纸Technology Stack锛夋槸鎸囩敤浜庡紑鍙戝拰杩愯屼竴涓搴旂敤绋嫔簭镄勪竴浜涙妧链銆佹嗘灦鍜屽伐鍏风殑闆嗗悎銆

澶ф暟鎹鎶链镙

② 鍫嗘爤缂揿瓨鍖烘孩鍑烘庝箞瑙ｅ喅锛

• 浠ｇ爜瀹℃煡锛 瀵逛唬镰佽繘琛屼粩缁嗙殑瀹℃煡锛岀壒鍒鏄娑夊强鍒扮紦鍐插尯镎崭綔镄勫湴鏂广傜‘淇濊緭鍏ユ暟鎹镄勯暱搴︿笉浼氲秴鍑虹紦鍐插尯镄勫ぇ灏忋

• 杈揿叆楠岃瘉锛 瀵圭敤鎴疯緭鍏ヨ繘琛屼弗镙奸獙璇佸拰杩囨护锛岀‘淇濊緭鍏ユ暟鎹镄勯暱搴﹀拰镙煎纺绗﹀悎棰勬湡銆傞伩鍏岖敤鎴疯緭鍏ヨ兘澶熻Е鍙戞孩鍑虹殑鎭舵剰鏁版嵁銆

• 浣跨敤瀹夊叏鍑芥暟锛 浣跨敤瀹夊叏镄勫嚱鏁版潵杩涜屽瓧绗︿覆镎崭綔锛屽 strncpy 镟夸唬 strcpy锛宻trncat 镟夸唬 strcat 绛夈傝繖浜涘嚱鏁板彲浠ラ檺鍒舵嫹璐濇垨杩炴帴镄勬渶澶ч暱搴︼纴浠庤岄伩鍏嶆孩鍑恒

• 鍫嗘爤淇濇姢链哄埗锛 浣跨敤鍫嗘爤淇濇姢鎶链锛屽傛爤淇濇姢鍣锛圫tack Protector锛夊拰鍫嗘爤闅忔満鍖栵纸ASLR锛夛纴鍙浠ュ湪涓瀹氱▼搴︿笂鍑忓皯婧㈠嚭鏀诲嚮镄勯庨橹銆

• 鍐呭瓨鍒嗛厤妫镆ワ细 鍦ㄥ姩镐佸唴瀛桦垎閰嶆椂锛屼娇鐢ㄥ畨鍏ㄧ殑鍐呭瓨鍒嗛厤鍑芥暟锛屽 malloc 镟夸唬 gets銆傝繖鍙浠ュ府锷╅槻姝㈠垎閰嶈繃澶х殑鍐呭瓨瀵艰嚧婧㈠嚭銆

• 绋嫔簭杩愯屾椂鐩戞带锛 浣跨敤宸ュ叿鍜屾妧链𨱒ョ洃鎺х▼搴忕殑杩愯屾椂琛屼负锛屽强镞舵娴嫔纾甯告儏鍐碉纴濡傜紦鍐插尯婧㈠嚭銆

• 镟存柊鍜屼慨琛ワ细 鍙婃椂镟存柊绋嫔簭渚濊禆镄勫簱鍜岀粍浠讹纴纭淇濆凡缁忎慨澶崭简宸茬煡镄勬纺娲炪

• 瀹夊叏缂栫▼瀹炶返锛 锘硅寮鍙戜汉锻树娇鐢ㄥ畨鍏ㄧ紪绋嫔疄璺碉纴阆靛惊瀹夊叏寮鍙戞寚鍗楀拰链浣冲疄璺点

• 浣跨敤缂栬疟鍣ㄩ夐”锛 涓浜涚紪璇戝櫒鎻愪緵浜嗛拡瀵圭紦鍐插尯婧㈠嚭镄勪缭鎶ら夐”锛屽 GCC 镄 -fstack-protector銆

• 锲轰欢鍜屾搷浣灭郴缁熸洿鏂帮细 纭淇濇搷浣灭郴缁熷拰锲轰欢鏄链鏂扮増链锛屼互銮峰彇链鏂扮殑瀹夊叏琛ヤ竵銆

  瑙ｅ喅鍫嗘爤缂揿啿鍖烘孩鍑洪渶瑕佺患钖埚氢釜瀹夊叏鎺鏂斤纴娌℃湁鍗曚竴镄勮В鍐虫柟妗堣兘澶熷畬鍏ㄦ秷闄ら庨橹銆傛渶浣冲仛娉曟槸閲囧彇澶氱嶉槻寰℃帾鏂芥潵闄崭绠娼滃湪鏀诲嚮镄勯庨橹銆

③ 存储器的结构

1cpu的内部
编辑
存储器结构


存储器结构

第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~

2工作特点
编辑

存储器结构

存储器结构① 设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
② 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。

③ 在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。
一、RAM(Random Access Memory，随机存取存储器)
RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。

3具体结构分类
编辑
根据组成元件的不同，RAM内存又分为以下十八种：

01.DRAM（Dynamic RAM，动态随机存取存储器）
这是最普通的RAM，一个电子管与一个电容器组成一个位存储单元，DRAM将每个内存位作为一个电荷保存在位存储


存储器结构

存储器结构单元中，用电容的充放电来做储存动作，但因电容本身有漏电问题，因此必须每几微秒就要刷新一次，否则数据会丢失。存取时间和放电时间一致，约为2~4ms。因为成本比较便宜，通常都用作计算机内的主存储器。
02.SRAM（Static RAM，静态随机存取存储器）
静态，指的是内存里面的数据可以长驻其中而不需要随时进行存取。每6颗电子管组成一个位存储单元，因为没有电容器，因此无须不断充电即可正常运作，因此它可以比一般的动态随机处理内存处理速度更快更稳定，往往用来做高速缓存。

03.VRAM（Video RAM，视频内存）

它的主要功能是将显卡的视频数据输出到数模转换器中，有效降低绘图显示芯片的工作负担。它采用双数据口设计，其中一个数据口是并行式的数据输出入口，另一个是串行式的数据输出口。多用于高级显卡中的高档内存。

04.FPM DRAM（Fast Page Mode DRAM，快速页切换模式动态随机存取存储器）
改良版的DRAM，大多数为72PIN或30Pin的模块。传统的DRAM在存取一个BIT的数据时，必须送出行地址和列地址各一次才能读写数据。而FRM DRAM在触发了行地址后，如果CPU需要的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列地址就可以得到所需要的数据。FPM将记忆体内部隔成许多页数Pages，从512B到数KB不等，在读取一连续区域内的数据时，就可以通过快速页切换模式来直接读取各page内的资料，从而大大提高读取速度。在96年以前，在486时代和PENTIUM时代的初期，FPM DRAM被大量使用。

05.EDO DRAM（Extended Data Out DRAM，延伸数据输出动态随机存取存储器）
这是继FPM之后出现的一种存储器，一般为72Pin、168Pin的模块。它不需要像FPM DRAM那样在存取每一BIT 数据时必须输出行地址和列地址并使其稳定一段时间，然后才能读写有效的数据，而下一个BIT的地址必须等待这次读写操作完成才能输出。因此它可以大大缩短等待输出地址的时间，其存取速度一般比FPM模式快15%左右。它一般应用于中档以下的Pentium主板标准内存，后期的486系统开始支持EDO DRAM，到96年后期，EDO DRAM开始执行。。


存储器结构

存储器结构06.BEDO DRAM（Burst Extended Data Out DRAM，爆发式延伸数据输出动态随机存取存储器）
这是改良型的EDO DRAM，是由美光公司提出的，它在芯片上增加了一个地址计数器来追踪下一个地址。它是突发式的读取方式，也就是当一个数据地址被送出后，剩下的三个数据每一个都只需要一个周期就能读取，因此一次可以存取多组数据，速度比EDO DRAM快。但支持BEDODRAM内存的主板可谓少之又少，只有极少几款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽动态随机存取存储器）
MoSys公司提出的一种内存规格，其内部分成数个类别不同的小储存库 (BANK)，也即由数个属立的小单位矩阵所构成，每个储存库之间以高于外部的资料速度相互连接，一般应用于高速显示卡或加速卡中，也有少数主机板用于L2高速缓存中。

08.WRAM（Window RAM，窗口随机存取存储器）
韩国Samsung公司开发的内存模式，是VRAM内存的改良版，不同之处是它的控制线路有一、二十组的输入/输出控制器，并采用EDO的资料存取模式,因此速度相对较快，另外还提供了区块搬移功能（BitBlt），可应用于专业绘图工作上。

09.RDRAM（Rambus DRAM，高频动态随机存取存储器）
Rambus公司独立设计完成的一种内存模式，速度一般可以达到500~530MB/s，是DRAM的10倍以上。但使用该内存后内存控制器需要作相当大的改变，因此它们一般应用于专业的图形加速适配卡或者电视游戏机的视频内存中。

10.SDRAM（Synchronous DRAM，同步动态随机存取存储器）
这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。 所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。

11.SGRAM（Synchronous Graphics RAM，同步绘图随机存取存储器）
SDRAM的改良版，它以区块Block，即每32bit为基本存取单位，个别地取回或修改存取的资料，减少内存整体读写的次数，另外还针对绘图需要而增加了绘图控制器，并提供区块搬移功能（BitBlt），效率明显高于SDRAM。

12.SB SRAM（Synchronous Burst SRAM，同步爆发式静态随机存取存储器）
一般的SRAM是异步的，为了适应CPU越来越快的速度，需要使它的工作时脉变得与系统同步，这就是SB SRAM产生的原因。

13.PB SRAM（Pipeline Burst SRAM，管线爆发式静态随机存取存储器）
CPU外频速度的迅猛提升对与其相搭配的内存提出了更高的要求，管线爆发式SRAM取代同步爆发式SRAM成为必然的选择，因为它可以有效地延长存取时脉，从而有效提高访问速度。

14.DDR SDRAM（Double Data Rate二倍速率同步动态随机存取存储器）
作为SDRAM的换代产品，它具有两大特点：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（Delay Locked Loop：延时锁定回路）提供一个数据滤波信号。这是目前内存市场上的主流模式。

15.SLDRAM （Synchronize Link，同步链环动态随机存取存储器）
这是一种扩展型SDRAM结构内存，在增加了更先进同步电路的同时，还改进了逻辑控制电路，不过由于技术显示，


存储器结构

存储器结构投入实用的难度不小。
16.CDRAM（CACHED DRAM，同步缓存动态随机存取存储器）
这是三菱电气公司首先研制的专利技术，它是在DRAM芯片的外部插针和内部DRAM之间插入一个SRAM作为二级CACHE使用。当前，几乎所有的CPU都装有一级CACHE来提高效率，随着CPU时钟频率的成倍提高，CACHE不被选中对系统性能产生的影响将会越来越大，而CACHE DRAM所提供的二级CACHE正好用以补充CPU一级CACHE之不足，因此能极大地提高CPU效率。

17.DDRII(Double Data Rate Synchronous DRAM，第二代同步双倍速率动态随机存取存储器)
DDRII 是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。DDRII的详细规格目前尚未确定。

18.DRDRAM (Direct Rambus DRAM)
是下一代的主流内存标准之一，由Rambus 公司所设计发展出来，是将所有的接脚都连结到一个共同的Bus，这样不但可以减少控制器的体积，已可以增加资料传送的效率。

二、ROM(READ Only Memory，只读存储器)

ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。

4组成元件分类
编辑
ROM内存又分为以下五种：


存储器结构

存储器结构1.MASK ROM（掩模型只读存储器）
制造商为了大量生产ROM内存，需要先制作一颗有原始数据的ROM或EPROM作为样本，然后再大量复制，这一样本就是MASK ROM，而烧录在MASK ROM中的资料永远无法做修改。它的成本比较低。
2.PROM（Programmable ROM，可编程只读存储器）
这是一种可以用刻录机将资料写入的ROM内存，但只能写入一次，所以也被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)， 以实现对其“编程”的目的。

3.EPROM（Erasable Programmable，可擦可编程只读存储器）
这是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射它的IC卡上


存储器结构

存储器结构的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到阳光直射。
4.EEPROM（Electrically Erasable Programmable，电可擦可编程只读存储器）
功能与使用方式与EPROM一样，不同之处是清除数据的方式，它是以约20V的电压来进行清除的。另外它还可以用电信号进行数据写入。这类ROM内存多应用于即插即用（PnP）接口中。

5.Flash Memory（快闪存储器）
这是一种可以直接在主机板上修改内容而不需要将IC拔下的内存，当电源关掉后储存在里面的资料并不会流失掉，在写入资料时必须先将原本的资料清除掉，然后才能再写入新的资料，缺点为写入资料的速度太慢。

④ 鎶链镙堟槸浠涔堬纻

鎶链镙堟槸IT琛屼笟閲岀殑涓绉嶆湳璇锛屾槸镆愰”宸ヤ綔鎴栨煇涓镵屼綅闇瑕佹帉鎻＄殑涓绯诲垪鎶鑳界粍钖堢殑缁熺О銆

涓鑸𨱒ヨ存槸鎸囧皢N绉嶆妧链浜掔浉缁勫悎鍦ㄤ竴璧凤纸N>1锛夛纴浣滀负涓涓链夋満镄勬暣浣撴潵瀹炵幇镆愮岖洰镄勬垨锷熻兘銆备篃鍙浠ユ寚鎺屾彙杩欎簺鎶链浠ュ强閰嶅悎浣跨敤镄勭粡楠屻备緥濡傦纴涓涓锘烘湰镄剋eb搴旂敤绋嫔簭鍙鑳藉寘𨰾涓绯诲垪鎶链锛屽傛搷浣灭郴缁熴亀eb链嶅姟鍣ㄣ佹暟鎹搴揿拰缂栫▼璇瑷銆

镟村嶆潅镄勫簲鐢ㄧ▼搴忓彲鑳芥秹鍙婇濆栫殑灞傦纴濡傜紦瀛樻湇锷″櫒銆佽礋杞藉钩琛″櫒鍜屽墠绔妗嗘灦銆傚爢镙堜腑浣跨敤镄勫叿浣撴妧链灏嗘牴鎹椤圭洰镄勯渶瑕佽屾湁镓涓嶅悓銆傜劧钥岋纴涓浜涘父瑙佺殑渚嫔瓙鍖呮嫭Linux銆丄pache銆丮ySQL鍜孭HP锛堢О涓衡淟AMP钬濇爤锛夈傛渶缁堬纴鎶链鍫嗘爤镄勭洰镙囨槸鎻愪緵鏋勫缓鍜岃繍琛屾垚锷熷簲鐢ㄧ▼搴忔墍闇镄勬墍链夌粍浠躲

鎶链镙堢洰褰旷粨鏋

鎶链镙堢洰褰曞寘钖浠ヤ笅瀛愭枃浠跺す锛

conf/锛氩瓨鏀炬妧链镙堥厤缃鏂囦欢銆备负鍙阃夋枃浠讹纴鍐呭瑰彲浠ヤ负绌恒

lifecycle/锛氩瓨鏀剧敓锻藉懆链熶唬镰併傜悊璁轰笂鎭ㄥ彲浠ヤ娇鐢ㄤ换浣曡瑷𨱒ョ紪鍐栾繖浜涚敓锻藉懆链熻剼链銆俵ifecycle鐩褰曚笅镓链夋枃浠跺悕蹇呴’浠ヤ笓灞炲墠缂ac_寮澶达纴涓旀病链夊悗缂銆傜洰鍓嶏纴涓嬭堪鏂囦欢镄勫懡钖崭负锲哄畾锻藉悕锛

ac_setup锛氭妧链镙堜緷璧栫殑瀹夎呰剼链锛屼富瑕佷唬镰侀昏緫涓鸿诲彇resources鐩褰曚笅镄勬枃浠讹纴瑙ｅ帇銆佸畨瑁呫侀厤缃鐜澧冨彉閲忕瓑銆

ac_init_env锛氩彲阃夈傜敤浜庨儴缃插墠镄勭浉鍏充换锷″勭悊銆

ac_deploy锛氩簲鐢ㄧ▼搴忓寘镄勫惎锷ㄨ剼链銆傛牳蹇冨惎锷ㄥ懡浠や负锛歫ava-jarappname.jar

ac_check_service锛氩彲阃夈傛娴嫔簲鐢ㄦ槸钖﹀惎锷ㄣ

ac_shutdown锛氩仠姝㈠簲鐢ㄣ

⑤ 鍫嗗拰镙埚湪绌洪棿鍒嗛厤銆佺紦瀛樻柟寮忎互鍙婃暟鎹缁撴瀯涓婃湁浣曚笉钖岋纻

鍦ㄧ紪绋嬬殑涓栫晫閲岋纴鍫嗕笌镙堟槸涓ょ嶆牳蹇幂殑鏁版嵁缁撴瀯锛屽畠浠涓崭粎鍦ㄥ唴瀛樼＄悊涓婂彂鎸ョ潃鍏抽敭浣灭敤锛岃屼笖鍦ㄦ暟鎹镎崭綔鍜屾ц兘浼桦寲涓娄篃链夋樉镢楀尯鍒銆傝╂垜浠阃愪竴鎺㈢储瀹冧滑镄勫ゥ绉桡细

1. 鍐呭瓨鍒嗛厤链哄埗

镙堬纴濡傚悓镎崭綔绯荤粺镄勪翰瀵嗕紮浼达纴鍏剁┖闂寸敱绯荤粺镊锷ㄧ＄悊銆傛疮褰揿嚱鏁拌皟鐢ㄦ垨灞閮ㄥ彉閲忎骇鐢熸椂锛屽畠浼氩姩镐佸垎閰嶅唴瀛桡纴璋幂敤缁撴潫钖庤嚜锷ㄩ喷鏀撅纴纭淇濊祫婧愮殑楂樻晥鍒╃敤銆傦纸镙埚氨镀忎竴涓鐭𨱌傜殑璁垮锛屾潵铡诲寙鍖锛

鐩告瘆涔嬩笅锛屽爢镄勫唴瀛桦垎閰嶆洿涓虹伒娲伙纴绋嫔簭锻橀渶瑕佽嚜琛岀＄悊銆傚傛灉涓嶆坠锷ㄩ喷鏀撅纴鍙鑳戒细鍦ㄧ▼搴忕粨𨱒熸椂鐢辨搷浣灭郴缁熷洖鏀躲傚爢镄勫垎閰嶆柟寮忔洿鎺ヨ繎阈捐〃镄勫姩镐佺壒镐э纴鎻愪緵浜嗘洿澶х殑瀛桦偍绌洪棿銆傦纸鍫嗗垯镀忎竴涓闀挎湡灞呬綇镄勫眳姘戯纴闇瑕佹垜浠绮惧绩镦ф枡锛

2. 缂揿瓨涓庤块梾阃熷害

镙埚埄鐢ㄤ竴绾х紦瀛桡纴鏁版嵁鐭𨱌备笖蹇阃燂纴璋幂敤镞舵暟鎹灏卞湪镓嬭竟銆备竴镞﹀嚱鏁拌繑锲烇纴杩欎簺鏁版嵁绔嫔埢閲婃斁锛屽噺灏戜简鍐呭瓨纰庣墖銆傦纸镙堢殑璁块梾阃熷害濡傞棯鐢佃埇杩呴锛

鍫嗙殑鏁版嵁鍒椤瓨鍌ㄥ湪浜岀骇缂揿瓨涓锛屽叾鐢熷懡锻ㄦ湡鐢卞瀮鍦惧洖鏀剁畻娉旷＄悊锛岃繖镒忓懗镌璁块梾阃熷害鐩稿硅缉鎱锛屽挨鍏舵槸褰揿硅薄鍙树负瀛ゅ効镞躲傦纸鍫嗙殑璁块梾鍒欓渶瑕佽愬绩绛夊緟锛岀洿鍒板瀮鍦惧洖鏀剁殑镞跺埢锛

3. 鏁版嵁缁撴瀯鐗规

鍦ㄦ暟鎹缁撴瀯灞傞溃锛屽爢阃氩父鐢ㄦ潵瀹炵幇镙戝舰缁撴瀯锛屽傚爢鎺掑簭锛屽畠镄勬搷浣沧槸锘轰簬鑺傜偣镄勬瘆杈冨拰鎻掑叆銆傦纸鍫嗭纴灏卞儚涓妫电敓闀跨殑镙戯纴阆靛惊绔炰簤涓庨夋嫨镄勮勫垯锛

钥屾爤鍒欐槸缁忓吀镄勫厛杩涘悗鍑猴纸LIFO锛夋暟鎹缁撴瀯锛屽父鐢ㄤ簬鍑芥暟璋幂敤銆佽〃杈惧纺璁＄畻绛夊満鏅锛屾暟鎹阆靛惊鍗曚竴鍑烘爤镄勯‘搴忋傦纸镙堬纴灏卞儚镞堕棿镄勬矙婕忥纴濮嬬粓阆靛惊锲哄畾镄勮繘鍑鸿勫垯锛

镐荤殑𨱒ヨ达纴鍫嗗拰镙埚悇链夊叾镫鐗逛箣澶勶纴鐞呜В杩欎簺宸寮傛湁锷╀簬鎴戜滑镟存湁鏁埚湴璁捐″拰浼桦寲绋嫔簭銆傛帉鎻″畠浠镄勭壒镐э纴灏卞儚瑙ｉ挛浜嗗唴瀛樼＄悊镄勫瘑镰侊纴璁╀唬镰佽繍琛屽缑镟村姞娴佺晠銆傦纸鎺屾彙杩欎簺镙稿绩姒傚康锛岀紪绋嬩箣璺灏嗘洿锷犲缑蹇冨簲镓锛

⑥ 计算机内，配置高速缓冲存储器（CACHE）是为了解决什么

B，CPU与内存储器之间速度不匹配问题。

高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。

(6)栈和缓存器扩展阅读：

高速缓冲存储器组成结构

高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。

主要由三大部分组成：

1、Cache存储体：存放由主存调入的指令与数据块。

2、地址转换部件：建立目录表以实现主存地址到缓存地址的转换。

3、替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。