ARM9缓存

A. 安卓系统开机出现RAMDUMP mode(arm9 mode)怎么办

安卓系统开机出现RAMDUMP mode(arm9 mode)是自己刷机后没有wipe，双清。或手机在线ota升级后没有自动双清，导致系统缓存混乱，所以报错。x0dx0ax0dx0a建议执行wipe(双清)操作。x0dx0awipe会删除手机所有设置和竖吵所有已安装程序及相关文件，恢复到槐脊出厂设置，就是刚拿到手机的原始状态。x0dx0a双wipe步骤如下：x0dx0a1.关机 按HOME键+电源键进入recovery模式。x0dx0a2.用音量下键选择wipe data/factory reset这项。x0dx0a3.按HOME键执行wipe data/factory reset命令后再用音量下键选择Yes -- delete all user data并按HOME键执行命令。x0dx0a4.执行Yes -- delete all user data命令后，表示开始执行。x0dx0a5.按音量下键选择wipe cache partition命令并按HOME键执行。x0dx0a6.执行wipe cache partition命令后，音量下键选择Yes -- Wipe Cache并按HOME键执行命令。x0dx0a7.执行Yes -- Wipe Cache命令后，表示wipe cache partition也执铅纤渗行成功了。x0dx0ax0dx0awipe data/factory reset和wipe cache partition执行成功后 选择 reboot system now 重启系统即可。

B. 关于ARM9片内SRAM的问题

我特意去翻了十多分钟的书来给你解答这个问题。
ARM有两种启动方式：NORFLASH启动方式和NANDFLASH启动方式。
NORFLASH启动方式：因为NORFLASH跟SRAM一样可以运行程序，所以这种启动方式下直接在NORFLASH里启动。
NANDFLASH启动方式消汪：因为NANDFLASH它是一块一块地读取，没办法线性读取，所以没办法在其内运行程序。在上电或复位时，NANDFLASH通过硬件将NANDFLASH里的前4K程序移到SRAM，这4K程序最开始必须是启动代码。如果NANDFLASH里的程序大于4K，那还要将剩余的那部分程序移到SDRAM去，因为NANDFLASH自身不能运行程序，并且你还要事先在启动代码里自己加一句要把剩余程序加到SDRAM的程序。
至于SRAM是不是仅仅作为启动用，我觉得如果是NORFLASH启动模式，埋局SRAM可以用作缓存。如果是NANDFLASH启动模式，那它的4K已经被占用了，那就没办法做缓存了。（这个LZ再去拿液仔看看书，我不确定）

C. 诺基亚N96的ARM9双核

N95及其后继机型建立在德州仪器的OMAP移动设计平台之上，内核采用ARM11系列的非V6加强型双核处理器，德州仪器的OMAP平台是个高速的通用移动平台，95基于这个平台取得了不错的运行效果，但德州仪器的OMAP平台并不具有图形加速能力，所以NOKIA给95加上了单独的IMAGENATION的3D加速器，这样才使得95能接驳一颗500万像素的摄像头，而附加驱动核心增多也导致了能耗的提高。
但2年以前，NOKIA就开始了系统硬件优化的工作，因此N96项目开始的时候，其设计平台已经不再是德州的OMAP，而转投意法半导体的Nomadik平台，内核采用了老式的ARM9双核CPU以期降低成本。
Nomadik系列移动多媒体平台到底有什么优势呢？
N96采用了Nomadik系列里的第三代产品STn8815总线平台，STn8815整合了低功耗、高性能的智能多媒体加速器和ARM926EJCPU内核以及一个2级高速缓存，时钟频率最高334MHZ。支持包括SymbianOS/S60、Linux、WindowsMobile和WindowsEmbeddedCE在内的几乎所有主流操作系统。
STn8815延续了Nomadik系列产品先进的手持消费电子产品设计所需的基本特性：超低的功耗、开放平台策略、优异的音视频质量。在功耗和多媒体支持上明显优于OMAP平台。
采用多核分布式架构的STn8815在视频编码效率上有一系列突破，实现了多种创新算法，通过预装STn8815平台，可以使多媒体软件、多媒体设备驱动程序和中间件模块充分利用STn8815的硬件资源，尤其是芯片智能多媒体笑粗加速器的优势。通过使用芯片智能图像加速器，就无需额外添加多媒体加速芯片，大幅度降低了原始设备制造商的材料成本，无需再给图像系统安装一个外部协同处理器。这就是N96没有再添加IMAGENATION的加速器的原因。
另一方面，采用STn8815平台可以使ARM9内核的速度提高近50%。因为STn8815吸收PC设计的经验为平台添加了一个全速的二级缓存，这样一来，老式的ARM9CPU的频率从224增加到334，加之ARM926EJ本身为双核CPU，其1个ECU专门用于通话，故此N96不会有73那样上网时可能羡扒接不到电话的困扰，而且速度飞快！
除此之外，诺基亚为N96配备了一个专门的DSP的声音和视频处理（硬件解码到H.264在每秒30张和VGA分辨率），专门用于提高手机在摄像和面向H.264规则下解码播放视频的性能。而最近新浪科技时代的测试也显示，在视频播放方面，96的确强于之前的N系列手机。
最后说说电池，让我们来看看国外论坛提供的电池使用时间兄升昌图表，看看它的表现以及与诺基亚N958G相比如何：
N96/95-8G
1.定位系统导航：3小时/3小时。
2.视频播放：4.5小时/3.5小时。
3.GPRS：3小时/3小时
4.WiFi无线网络：3.5小时/3小时
5.音乐（耳机）：13.5小时/10小时
显然，96虽然电池小一点，但待机并不比95差，当然，必须说明的是，NOKIA在电池上一贯是抠门的，不会给太足的配置，但仅此判断，96正常使用待机3天毫无问题。
连接和数据服务
WLANIEEE 802.11b/g 支持UPnP（行货不支持）。
标准USB接口，高速USB2.0技术。
DVB-H CLASS C, 470~750MHz。
3.5mm立体声耳机接口，TV输出接口（PAL/NTSC）。
蓝牙2.0，支持A2DP立体声，EDR技术。
GPS接收装置+A-GPS。

D. ARM9开发板的ARM926 处理器

ARM926EJ-S™ 处理器具有如下特点：Jazelle® 技术得到增强的 32 位 RISC CPU、灵活的大小指令和数据缓存、紧密耦合内存 (TCM) 接口和内存管理单元 (MMU)。它还提供单独指令和数据 AMBA® AHB™ 接口，适合基于多层 AHB 的系统。ARM926EJ-S 处理器可执行 ARMv5TEJ 指令集，其中包括功能得到增强的 16 x 32 位乘法器，可进行单周期 MAC 运算，以及 16 位定点 DSP 指令，可增强多个信号处理应用程序的性能并支持 Thumb® 技术。
ARM926EJ-S 处理器为入门级处理器，支持 各种操作系统，如 Linux、Windows CE 和 Symbian。ARM926EJ-S 处理器是最流行的 ARM 处理器之一，是众多应用的理想之选。
ARM926EJ-S 处理器具有以下一些功能：Java 加速DSP 扩展可选浮点单元灵活的本地内存系统，其缓存可与卓越的紧密耦合内存 (TCM) 集成保持与 ARM7TDMI® 处理器的二进制兼容
业界标准
迄神正今已售出 50 多亿台 ARM9 处理器
ARM926EJ-S 处理器已授权于全球 100 多家硅片供应商，并不断在众多产品和应用中得到成功部署。
通过提供稳定而可靠的性能，该处理器为设计人员提供了低风险解决方案，并加快了产品上市速度 。应用范围
ARM926EJ-S 可用于众多先进的数字产品：
产品类型 应用
消费品 智能手机、PDA、机顶盒、PMP、电子玩具、数码相机、数码摄像机等
联网 无线局域网、派燃802.11、蓝牙、Firewire、SCSI、2.5G/3G 基带等
汽车 电力火车、ABS、车身系统、导航、信息娱乐等
嵌入式 USB 控制器、蓝牙控制器、医用扫描仪等
存储 硬盘控制器、固态驱动器等
为实现产品的迅速上市，抢占市场先机，许多厂商没有底层的开发人员，或者开发工作量大，就采购第三方嵌入式主板厂商的开发板作为产品的主板。安赛卓尔电子科技推出的一系列ARM926EJ-S内核的ARM9开发板已在工业控制、医疗电子、节能环保、智能交通、能源节能、电游羡悔力系统、通讯系统、纺织行业、数控行业、汽车电子、工业触摸屏控制系统、机器人视觉、媒体处理无线应用、数字家电、车载设备、通信设备、网络终端等环境恶劣场合广泛应用，赢得国内多家应用厂商的好评，与国内多家公司和厂家建立战略合作伙伴关系 。

E. ARM7, ARM9分别是什么体系结构

ARM9系列处理器是英国ARM公司设计的主流嵌入式处理器，主要包括ARM9TDMI和ARM9E-S等系列。本文主要介绍它们与ARM7TDMI的结构以及性能比较。
以手机应用为例，2G手机只需提供语音及简单的文字短信功能，而目前的2．5G和未来的3G手机除了提供这两项功能外，还必须提供各种其他的应用功能。主要包括：(1)无线网络设备：手机上网、电子邮件及其他定位服务等功能；(2)PDA功能：含有用户操作系统(Windows CE、Symbian OS、Linux等)及其他功能；(3)高性能功能：音频播放器、视频电话、手机游戏等。在2．5G和3G的应用中ARM9已经全面替代了ARM7。因为ARM9的新特性能够满足各种新需求的同时减少产品研发时间并降低研发费用。
新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高
ARM7处理器采用3级流水线，而ARM9采用5级流水线，如图1、2、3所示。增加的流水线设计提高了时钟频率和并行处理能力。5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。

2 指令周期的改进
指令周期的改进对于处理器性能的提高有很大的帮助。性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令
指令周期数的改进最明显的是loads指令和stores指令。从ARM7到ARM9这两条指令的执行时间减少了30％。指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。这叫作改进型哈佛结构。而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术
当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令
ARM9和ARM7的分枝指令周期是相同的。而且ARM9TDMI和ARM9E-S并没有对分枝指令进行预测处理。

3 ARM9结构及特点
以ARM9E-S为例介绍ARM9处理器的主要结构及其特点。其主要特点如下：
(1)32bit定点RISC处理器，改进型ARM／Thumb代码交织，增强性乘法器设计。支持实时(real-time)调试；
(2)片内指令和数据SRAM，而且指令和数据的存储器容量可调；
(3)片内指令和数据高速缓冲器(cache)容量从4K字节到1M字节；
(4)设置保护单元(protcction unit)，非常适合嵌入式应用中对存储器进行分段和保护；
(5)采用AMBA AHB总线接口，为外设提供统一的地址和数据总线；
(6)支持外部协处理器，指令和数据总线有简单的握手信令支持；
(7)支持标准基本逻辑单元扫描测试方法学，而且支持BIST(built-in-self-test)；
(8)支持嵌入式跟踪宏单元，支持实时跟踪指令和数据。

4 ARM9的典型应用
TI公司的OMAP730是最新的无线通信基带信号处理器。该处理器是TI的GPRS Class 12通信模块与专用于应用处理的ARM926通用处理器(GPP)的集成。由于GPP的速度可达200MHz，因此OMAP730具有两倍于上一代OMAP710处理器的应用处理性能。如同所有的OMAP处理器一样，OMAP730可支持领先的移动操作系统，其中包括Microsoft的智能电话与Pocket PC PhoneEdition、Svmbian OS与Series 60、Palm OS以及Linux。
TI OMAP730结构如图5所示。其中ARM926TEJ处理器的主要特性包括：(1)最高频率200MHz；(2)16KB指令高速缓存，8KB数据高速缓存；(3)硬件JAVA加速；(4)扩展多媒体指令集结构。
ARM微处理器是一种高性能、低功耗的32位微处器，它被广泛应用于嵌入式系统中。ARM9代表了ARM公司主流的处理器，已经在手持电话、机顶盒、数码像机、GPS、个人数字助理以及因特网设备等方面有了广泛的应用。
http://www.avrw.com/article/art_104_1103.htm

F. ARM7，ARM9和ARM11的区别 ARM处理器解析

ARM7、ARM9和ARM11的区别 ARM处理器解析

ARM7是冯诺依慢结构,三级流水线结构
ARM9、ARM11是哈佛结构，5级流水线结构，所以性能要高一点。
ARM9和ARM11大多带内存管理器，跑操作系统好一点，ARM7适合裸奔。

我们惯称的 ARM9系列中又存在ARM9与ARM9E两个系列，其中ARM9 属于ARM v4T架构，典型处理器如ARM9TDMI和ARM922T；而ARM9E属于ARM v5TE架构，典型处理器如ARM926EJ和ARM946E。因为后者的芯片数量和应用更为广泛，所以我们提到ARM9的时候更多地是特指ARM9E系 列处理器(主要就是ARM926EJ和ARM946E这两款处理器)。下面关于ARM9的介绍也是更多地集中于ARM9E。

ARM7处理器和ARM9E处理器的流水线差别

对嵌入式系统设计者来说，硬件通常是第一考虑的因素。针对处理器来说，流水线则是硬件差别的最明显标志，不同的流水线设计会产生一系列硬件差异。让我们来比较一下ARM7和ARM9E的流水线，

ARM9E从ARM7的3级流水线增加到了5级，ARM9E的流水线中容纳了更多的逻辑操作，但是每一级的逻辑操作却变得更为简单。比如原来 ARM7的第三级流水，需要先内部读取寄存器、然后进行相关的逻辑和算术运算，接着处理结果回写，完成的动作非常复杂；而在ARM9E的5级流水中，寄存 器读取、逻辑运算、结果回写分散在不同的流水当中，使得每一级流水处理的动作非常简洁。这就使得处理器的主频可以大幅度地提高。因为每一级流水都对应 CPU的一个时钟周期，如果一级流水中的逻辑过于复杂，使得执行时间居高不下，必然导致所需的时钟周期变长，造成CPU的主频不能提升。所以流水线的拉 长，有利于CPU主频的提高。在常用的芯片生产工艺下，ARM7一般运行在100MHz左右，而ARM9E则至少在200MHz以上。

ARM9E处理器的存储器子系统

像ARM926EJ 和ARM946E这两个最常见的ARM9E处理器中，都带有一套存储器子系统，以提高系统性能和支持大型操作系统。如图2所示，一个存储器子系统包含一个 MMU(存储器管理单元)或MPU(存储器保护单元)、高速缓存(Cache)和写缓冲(Write Buffer)；CPU通过该子系统与系统存储器系统相连。

高速缓存和写缓存 的引入是基于如下事实，即处理器速度远远高于存储器访问速度；如果存储器访问成为系统性能的瓶颈，则处理器再快也是浪费，因为处理器需要耗费大量的时间在 等待存储器上面。高速缓存正是用来解决这个问题，它可以存储最近常用的代码和数据，以最快的速度提供给CPU处理(CPU访问Cache不需要等待)。

复杂处理器内部的存储器子系统。

MMU则是用来支持存储器管理的硬件单元，满足现代平台操作系统内存管理的需要；它主要包括两个功能：一是支持虚拟/物理地址映射，二是提供不同存储器地址空间的保护机制。一个简单的例子可以帮助我们理解MMU的功能，

在一个操作系统下，程序开发人员都是在操作系统给定的API和编程模型下开发程序；操作系统通常只开放一个确定的存储器地址空间给用户。这样就带来 一个直接的问题，所有的应用程序都使用了相同的存储器地址空间，如果这些程序同时启动的话(在现在的多任务系统中这是非常常见的)，就会产生存储器访问冲 突。那操作系统是如何来避免这个问题的呢？

操作系统会利用MMU硬件单元完成 存储器访问虚拟地址到物理地址的转换。所谓虚拟地址就是程序员在程序中使用的逻辑地址，而物理地址则是真实存储器单元的空间地址。MMU通过一定的规则， 可以把相同的虚拟地址映射到不同的物理地址上去。这样，即使有多个使用相同虚拟地址的程序进程启动，也可以通过MMU调度把它们映射到不同的物理地址上 去，不会造成系统错误。

MMU的功能和作用。

MMU 处理地址映射功能之外，还能给不同的地址空间设置不同的访问属性。比如操作系统把自己的内核程序地址空间设置为用户模式下不可访问，这样的话用户应用程序 就无法访问到该空间，从而保证操作系统内核的安全性。MPU与MMU的区别在于它只有给地址空间设置访问属性的功能而没有地址映射功能。

Cache以及MMU等硬件单元的引入，给系统程序员的编程模型带来了许多全新的变化。除了需要掌握基本的概念和使用方法之外，下面几个针对系统优化的点既有趣又重要：

1、系统实时性考虑

因 为保存地址映射规则的页表(Page Table)非常庞大，通常MMU中只是存储器了常用的一小段页表内容，大部分页表内容都存储于主存储器里面；当调用新的地址映射规则时，MMU可能需要 读取主存储器来更新页表。这在某些情况下会造成系统实时性的丢失。比如当需要执行一段关键的程序代码时，如果不巧这段代码使用的地址空间不在当前MMU的 页表处理范围里面，则MMU首先需要更新页表，然后完成地址映射，接着才能相应存储器访问；整个地址译码过程非常长，给实时性带来非常大的不利影响。所以 一般来说带MMU和Cache的系统在实时性上不如一些简单的处理器；不过也有一些办法能够帮助提高这些系统的实时效率。

一 个简单的办法是在需要的时候关闭MMU和Cache，这样就变成一个简单处理器了，可以马上提高系统实时性。当然很多情况下这不可行；在ARM的MMU和 Cache设计中，有一个锁定的功能，就是说你可以指定某一块页表在MMU中不会被更新掉，某一段代码或数据可以在Cache中锁定而不会被刷新掉；程序 员可以利用这个功能来支持那些实时性要求最高的代码，保证这些代码始终能够得到最快的响应和支持。

2、系统软件优化

在 嵌入式系统开发中，很多系统软件优化的方法都是相同和通用的，多数情况下这种规则也适用于ARM9E架构上。如果你已经是一个ARM7的编程高手，那么恭 喜你，以前你掌握的优化方法完全可以用在新的ARM9E平台上，但是会有一些新的特性需要你加倍注意。最重要的便是Cache的作用，Cache本身并不 带来编程模型和接口的变化，但是如果我们考察Cache的行为，就能够发现对于软件优化，Cache是有比较大的影响的。

Cache 在物理上就是一块高速SRAM，ARM9E的Cache组织宽度(cache line)都是4个word(也就是32个字节)；Cache的行为受系统控制器控制而不是程序员，系统控制器会把最近访问存储器地址附近的内容复制到 Cache中去，这样，当CPU访问下一个存储器单元的时候(这个访问既可能是取指，也可能是数据)，可能这个存储器单元的内容已经在Cache里了，所 以CPU不需要真的到主存储器上去读取内容，而直接读取Cache高速缓存上面的内容就可以了，从而加快了访问的速度。从Cache的工作原理我们可以看 到，其实Cache的调度是基于概率的，CPU要访问的数据既可能在Cache中已经存在(Cache hit)，也可能没有存在(Cache miss)。在Cache miss的情况下，CPU访问存储器的速度会比没有Cache的情况更坏，因为CPU除了要从存储器访问数据以外，还需要处理Cache hit或miss的判断，以及Cache内容的刷新等动作。只有当Cache hit带来的好处超过Cache miss带来的牺牲的时候，系统的整体性能才能得到提高，所以Cache的命中率成为一个非常重要的优化指标。

根 据Cache行为的特点，我们可以直观地得到提高Cache命中率的一些方法，如尽可能把功能相关的代码和数据放置在一起，减少跳转次数；跳转经常会引起 Cache miss。保持合适的函数大小，不要书写太多过小的函数体，因为线性的程序执行流程是最为Cache友好的。循环体最好放置在4个word对齐的地址，这 样就能保证循环体在Cache中是行对齐的，并且占用最少的Cache行数，使得被多次调用的循环体得到更好的执行效率。

性能和效率的提升

前 面介绍了ARM9E相比于ARM7性能上的提高，这不仅表现在ARM9E有更快的主频、更多的硬件特性上面，还体现在某些指令的执行效率上面。执行效率我 们可以用CPU的时钟周期数(Cycle)来衡量；运行同一段程序，ARM9E的处理器可以比ARM7节省大约30%左右的时钟周期。

效 率的提高主要来自于ARM9E对于Load-Store指令执行效率的增强。我们知道在RISC架构的处理器中，程序中大约有30%的指令是Load- Store指令，这些指令的效率对系统效率的贡献是最明显的。ARM9E中有两个因素帮助提高Load-Store指令的效率：

1)ARM9内核是哈佛架构，拥有独立的指令和数据总线；相对应，ARM7内核是指令和数据总线复用的冯?诺依曼架构。

2)ARM9的5级流水线设计把存储器访问和寄存器写回放在不同的流水上面。

两 者结合，使得在指令流的执行过程中每个CPU时钟周期都可以完成一个Load或Store指令。下面的表格比较了ARM7和ARM9处理器之间的Load -Store指令。从中可以看出所有的Store指令ARM9比ARM7省1个周期，Load指令可以省2个周期(在没有互锁的情况下，编译工具能够通过 编译优化消除大多数的互锁可能)。

综合各种因素，ARM9E处理器拥有非常强大的性能。但是在实际的系统设计中，设计人员并不总是把处理器性能开到最大，理想情况是把处理器和系统运行频率降 低，使得性能刚好能满足应用需求；达到节省功耗和成本的目的。在评估系统能够提供的处理器能力过程中，DMIPS指标被很多人采用；同时它也被广泛应用于 不同处理器间的性能比较。

但是用DMIPS来衡量处理器性能存在很大的缺陷。 DMIPS并非字面上每秒百万条指令的意思，它是一个测量 CPU运行一个叫Dhrystone的测试程序时表现出来的相对性能高低的一个单位(很多场合人们也习惯用MIPS作为这个性能指标的单位)。因为基于程 序的测试容易受到恶意优化的干扰，并且DMIPS指标值的发布不受任何机构的监督，所以使用DMIPS进行评估时要慎重。例如对Dhrystone测试程 序进行不同的编译处理，在同一个处理器上运行也可以得出差别很大的结果，如图4中是ARM926EJ在32位0等待存储器上运行测试程序的结果。ARM一 直采用比较保守的值作为CPU的DMIPS标称值，如ARM926EJ是1.1DMPS/MHz。

图4：不同测试条件下ARM926EJ处理器的DMIPS值。

DMIPS 另外一个缺点是不能测量处理器的数字信号处理能力和Cache/MMU子系统的性能。因为Dhrystone测试程序不包含DSP表达式，只包含一些整型 运算和字符串处理，并且测试程序偏小，几乎可以完整地放在Cache里面运行而无需与外部存储器进行交互。这样就难以反映处理器在一个真实系统中的真正性 能。

一种值得鼓励的评估方法是站在系统的角度看问题，而不仅仅拘泥于CPU本身；而系统性能评估最好的测试向量就是用户应用程序或相近的测试程序，这是用户所需的最真实的结果。

ARM9E处理器的DSP运算能力

伴 随应用程序的多样化和复杂化，诸如多媒体、音视频功能在嵌入式系统里面也是全面开花。这些应用需要相当的DSP处理能力；如果是在传统的RISC架构上实 现这些算法，所需的资源(频率和存储器等)会非常不经济。ARM9E处理器一个非常重要的优势就是拥有轻量级的DSP处理能力，以非常小的成本(CPU增 加功能需要增加硬件)换来了非常实用的DSP性能。

因为CPU的DSP能力并不直接反映在像DMIPS这样的评测指标中，同时像以前的ARM7处理器中也没有类似的概念；所以这一点对所有使用ARM9E处理器进行开发的人来说，都是需要注意的一个要点。

ARM9E的DSP扩展指令如表2所示，主要包括三个类型。

1)单周期的16x16和32x16 MAC操作，因为数字信号处理中甚少32位宽的操作数，在32位寄存器中可以对操作数分段运算显得非常有用。

2)对原有的算术运算指令增加了饱和处理扩展，所谓饱和运算，就是当运算结果大于一个上限或小于一个下限时，结果就等于上限或是下限；饱和处理在音频数据和视频像素处理中普遍使用，现在一条单周期饱和运算指令就能够完成普通RISC指令“运算-判断-取值”这一系列操作。

3)前导零(CLZ)运算指令，提高了归一化和浮点运算以及除法操作的性能。

以 流行的MP3解码程序为例。整个解码过程中前端的三个步骤是运算量最大的，包括比特流的读入(解包)、霍夫曼译码还有反量化采样(逆变换)。ARM9E的 DSP指令正好可以高效地完成这些运算。以44.1 KHz@128 kbps码率的MP3音乐文件为例，ARM7TDMI需要占用20MHz以上的资源，而ARM926EJ则只要小于10MHz的资源

在 从ARM7到ARM9的平台转变过程中，有一件事情是非常值得庆幸的，即ARM9E能够完全地向后兼容ARM7上的软件；并且开发人员面对的编程模型和架 构基础也保持一致。但是毕竟ARM9E中增加了很多新的特性，为了充分利用这些新的资源，把系统性能优化好，需要我们对ARM9E做更多深入地了解。

G. 影驰铠甲战将128G固态硬盘怎么样

影驰战将M128 128GB mSATA SSD固态硬盘还不错，数据传送速率很快。
品牌 影驰Galaxy
晌乎型号 GX0128MS-A2
系列 战配丛将M
类别 MSATA固态硬盘
规格
主控 Jmicron JMF667H
闪存类型 MLC
接口类型 MSATA Rev3.0 （6Gb/s）
容量 128GB
读写速度 AS SSD软件性能，连续读取490MB/秒，连续写入140MB/秒，随机4K读取速度30MB/s，写入速度100MB/s
缓存 高速DDR3 128MB
颗粒 原厂极速闪存
启动功率 2.5W
启动电流 500ma
特性 支持AES256加培谨樱密，拥有全局磨损平衡算法，支持动态电源管理。低功耗，0噪音，防震抗摔。优秀的随机4K性能，带给你飞快的开机速度与游戏读进度条速度。
尺寸 50.8x 28.85 x 4.85 mm
工作温度 0~70°C
保存温度 '-10~70°C
TRIM 支持

H. 最近在关注ARM处理器，有讲ARM9也有讲A9的，这两者区别大吗

ARM的核心租樱厅架构，也就是处理器内核的体系架构是在不断演变的，ARM9和Cortex A9的区别还是挺大的。不同代次的内核拥有不同的资源、结构和支持的运算。ARM9大部分使用ARM v4(T)架构，而Cortex A9使用的是ARM v7架构，Cortex A9比ARM 9添加了NEON加速引擎(做视频、音频数据处理时很有用)、FPU硬单元(用于浮点计算)、L2缓存控制弊隐接口等。
ARM结构的不断演变是市场需求的不断更新推动的，但是无论怎么变，基本的对程序员而言的结构如寄存器组织颂并、处理器模式、指令集等是几乎不变的，即以前是怎么编程，现在依旧怎么编程，只是可用的资源更多了，在写程序时要稍稍注意做变动而已。基本上掌握了一种ARM核，以后再接触别的就触类旁通了，很容易上手的。