cache缓存时间
1. centos bind服务 中的dns cache缓存时间可以更改吗，如何更改
Option中有下面两个参数，分别定义否定应答和肯定应答在缓存中的生存周期：
max-ncache-ttl
为降低网络流量和提升服务器存储否定回答的性能。 max-ncache-ttl 以秒为单位设定这
些回答的保存时间.默认max-ncache-ttl 是10800 秒(3 小时)。 max-ncache-ttl 不能超过7
天，如果设成一个更大的值，则将会被自动减为7 天。
max-cache-ttl
max-cache-ttl 设定了服务器储存普通(肯定)答案的最大时间。默认值一周(7 天)
下载中心有bind9的管理员手册，可以多参考一下
2. asp.net cache[]保存时间是多久
cache保存的时间。需要分几个点来看
你设置cache时，是采用的绝对过期时间，还是相对过期时间？
如果是绝对过期时间（比如1分钟）：那么时间到了，就移除了。不存在了。
如果是相对过期时间（比如1分钟）：那么只要在1分钟内，cache被访问，那么移除时间往后延迟1分钟。也就是说，只要在相对过期时间内，被访问。那么永远不会过期（iis由于内存不足删除除外）
依赖项过期，也就是你的cache依赖某个文件。如果这个文件不被修改，那么cache不会过期（iis内存不足删除除外）
每个cache在保存时，都有其保存级别（也就是当iis内存不足时，是否删除cache）。当iis内存不足时，就会开始由低到高（cache的级别）开始清理cache。这时，就不是你设置cache所能控制的了的。当iis内存不足，并且清理了低级别的cache依旧不足，那么再高级别的cache也会被删除
3. apache的httpd.conf文件中如果不设置cache的相关内容，那么它的默认缓存时间是多少
1个小时。
4. 高速缓存Cache问题
本题高速缓冲存储器地址映像与变换的内容
高速缓冲存储器（Cache）简称高速缓存，它的功能是提高CPU数据输入输出的速率，突破所谓的“冯·诺依曼瓶颈”。使用高速缓存改善系统性能的依据是程序的局部性原理。如果CPU需要访问的内容大多能在高速缓存中找到（称为访问命中，hit）则可大大提高系统的性能
1、高速缓存Cache的存储系统的平均存储时间可以表示为：t3=h*t1+（1-h）*t2.其中，Cachce的存取时间t1、主存的存取时间t2及平均存取时间为t3已知后，可以求出Cache的命中率h为99%
2、高速缓存与主存之间有多种地址映射方式。常见的有直接映射方式、全相联映射方式和组相联映射方式。
全相联映射方式的基本单元分为两部分：地址部分和数据部分、数据部分用于存放数据，而地址部分用于存放该数据的存储器地址。
当进行映射时，相联存储器把CPU发出的存储器地址与高速缓存内所有的地址信息同时进行比较，已确定是否命中。
全相联映射方式的主存地址构成为：块内地址+区号+块号。高速缓存Cache的地址构成为：块号+块内地址。
将主存地址8888888H从十六进制转换为二进制为：1000100010001000100010001000B
即块内地址为10001000100010001000B，相联存储器中区号为100010B，区块号为00B，所以相联存储器中存储的是10001000B=88H。由相联存储器的地址变换表查出88H块号为01B。最后根据Cache的地址构成，把Cache块号与块内地址连接起来后得到高速缓存Cache的地址为0110001000100010001000B，转换为十六进制后即188888H
5. cache是什么意思
高速缓存（英语：cache，/kæʃ/KASH ）简称缓存，原始意义是指访问速度比一般随机存取存储器（RAM）快的一种RAM，通常它不像系统主存那样使用DRAM技术，而使用昂贵但较快速的SRAM技术。
当CPU处理数据时，它会先到Cache中去寻找，如果数据因之前的操作已经读取而被暂存其中，就不需要再从随机存取存储器（Main memory）中读取数据——由于CPU的运行速度一般比主内存的读取速度快，主存储器周期（访问主存储器所需要的时间）为数个时钟周期。
因此若要访问主内存的话，就必须等待数个CPU周期从而造成浪费。
提供“缓存”的目的是为了让数据访问的速度适应CPU的处理速度，其基于的原理是内存中“程序执行与数据访问的局域性行为”，即一定程序执行时间和空间内，被访问的代码集中于一部分。
为了充分发挥缓存的作用，不仅依靠“暂存刚刚访问过的数据”，还要使用硬件实现的指令预测与数据预取技术——尽可能把将要使用的数据预先从内存中取到缓存里。
CPU的缓存曾经是用在超级计算机上的一种高级技术，不过现今电脑上使用的的AMD或Intel微处理器都在芯片内部集成了大小不等的数据缓存和指令缓存，通称为L1缓存（L1 Cache即Level 1 On-die Cache，第一级片上高速缓冲存储器）。
而比L1更大容量的L2缓存曾经被放在CPU外部（主板或者CPU接口卡上），但是现在已经成为CPU内部的标准组件；更昂贵的CPU会配备比L2缓存还要大的L3缓存（level 3 On-die Cache第三级高速缓冲存储器）。
地址镜像与变换
由于存储设备容量远大于CPU缓存的容量，因此两者之间就必须按一定的规则对应起来。地址镜像就是指按某种规则把主存块装入缓存中。
地址变换是指当按某种镜像方式把主存块装入缓存后，每次访问CPU缓存时，如何把主存的物理地址（Physical address）或虚拟地址（Virtual address）变换成CPU缓存的地址，从而访问其中的数据。
6. Cache的平均存取时间公式是什么
Cache的平均存取时间公式是平均访存时间 ＝ 命中时间＋失效率×失效开销。
三级Cache的平均访问时间的公式。
解：平均访存时间 ＝ 命中时间＋失效率×失效开销
只有第I层失效时才会访问第I＋1。
设三级Cache的命中率分别为HL1、 Hl2、 HL3，失效率分别为Ml1、Ml2、ML3，第三
级Cache的失效开销为PL3。
平均访问时间TA ＝HL1＋Ml1{Hl2＋Ml2(HL3＋ML3×PL3)}
7. cache是什么文件夹
cache是缓存文件夹。
Caché提供了快速 Web 应用开发、高速的事务处理、大规模的扩展性、对事务数据的实时查询。 Caché运行概述对Caché架构和性能进行了深层次的描述。
Caché的技术优势主要在为什么选择Caché这一文档中称述。在小册子以多维引擎全面整合对象和 SQL 中，你可以了解到后关系型技术更多的优势。
Caché问与答中主要回答了一些关于Caché的常见问题，以及为什么增值商和企业选择Caché来提升他们应用的性能。
熟悉Caché的访问者可能想知道Caché 5 （最新的版本）的情况，请访问有哪些新增和升级的功能？文档Caché：为专业开发者而设计告诉了你Caché是如何满足独立软件开发商需求的。
8. Cache其具体工作原理
Cache被用作CPU针对内存的缓存，利用程序的空间局部性和时间局部性原理，达到较高的命中率，从而避免CPU每次都必须要与相对慢速的内存交互数据来提高数据的访问速率。DMA可以作为内存与外设之间传输数据的方式，在这种传输方式之下，数据并不需要经过CPU中转。假设DMA针对内存的目的地址与Cache缓存的对象没有重叠区域，DMA和Cache之间将相安无事。
但是，如果DMA的目的地址与Cache所缓存的内存地址访问有重叠，经过DMA操作，与Cache缓存对应的内存中的数据已经被修改，而CPU本身并不知道，它仍然认为Cache中的数据就是内存中的数据，那在以后访问Cache映射的内存时，它仍然使用陈旧的Cache数据。这样就会发生Cache与内存之间数据“不一致性”的错误。所谓Cache数据与内存数据的不一致性，是指在采用Cache的系统中，同样一个数据可能既存在于Cache中，也存在于主存中，Cache与主存中的数据一样则具有一致性，数据若不一样则具有不一致性。需要特别注意的是，Cache与内存的一致性问题经常被初学者遗忘。在发生Cache与内存不一致性错误后，驱动将无法正常运行。如果没有相关的背景知识，工程师几乎无法定位错误的原因，因为这时所有的程序看起来都是完全正确的。Cache的不一致性问题并不是只发生在DMA的情况下，实际上，它还存在于Cache使能和关闭的时刻。例如，对于带MMU功能的ARM处理器，在开启MMU之前，需要先置Cache无效，对于TLB，也是如此。