存储器的再生

‘壹’ 存储器所有单元刷新一遍需要多少次刷新操作如何理解

静态存储单元（SRAM） ●存储原理：由触发器存储数据 ●单元结构：六管NMOS或OS构成 ●优点：速度快、使用简单、不需刷新、静态功耗极低；常用作Cache ●缺点：元件数多、集成度低、运行功耗大 ●常用的SRAM集成芯片：6116(2K×8位)，6264(8K×8位)，62256(32K×8位)，2114(1K×4位) 动态存储单元（DRAM） ●存贮原理：利用MOS管栅极电容可以存储电荷的原理，需刷新（早期：三管基本单元；之后：单管基本单元） ●刷新(再生)：为及时补充漏掉的电荷以避免存储的信息丢失，必须定时给栅极电容补充电荷的操作 ●刷新时间：定期进行刷新操作的时间。该时间必须小于栅极电容自然保持信息的时间（小于2ms）。 ●优点： 集成度远高于SRAM、功耗低，价格也低 ●缺点：因需刷新而使外围电路复杂；刷新也使存取速度较SRAM慢，所以在计算机中，DRAM常用于作主存储器。尽管如此，由于DRAM存储单元的结构简单，所用元件少，集成度高，功耗低，所以已成为大容量RAM的主流产品。

‘贰’ 什么是多模块存储器的低位交叉编址方式低位交叉编址如何提高存储性能

3.4.2多模块交叉存储器
1.存储器的模块化组织
一个由若干个模块组成的主存储器是线性编址的。
这些地址在各模块有两种安排方式：一种是顺序方式，一种是交叉方式。
顺序方式：某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，
通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。
交叉方式：地址码的低位字段经过译码选择不同的模块,而高位字段指向相应模块内的存储字。连续
地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块
流水式并行存取，大大提高存储器的带宽。
2.多模块交叉存储器的基本结构
四模块交叉存储器结构框图演示
每个模块各自以等同的方式与CPU传送信息。CPU同时访问四个模块，由存储器控制部件控制它们分时
使用数据总线进行信息传递。这是一种并行存储器结构。
下面做定量分析：我们认为模块字长等于数据总线宽度，模块存取一个字的存储周期为T，总线传送周期为τ，存储器的交叉模块数为m，为了实现流水线方式存取，应当满足
T=mτ （m=T/τ称为交叉存取度）
交叉存储器要求其模块数必须大于或等于m，以保证启动某模块后经mτ时间再次启动该模块时，它的上次存取操作已经完成。这样，连续读取m 个字所需的时间为
t1=T+(m-1)τ
而顺序方式存储器连续读取m个字所需时间为t2=mT.交叉存储器的带宽确实大大提高了。
m=4的流水线方式存取示意图如下
图3.31流水线方式存取示意图
【例4】 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期
T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?
【解】
顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：
q=64位×4=256位
顺序存储器和交叉存储器连续读出4个字所需的时间分别是：
t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)=200ns+30ns=350ns=35×10-7s
顺序存储器和交叉存储器的带宽分别是：
W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(35×10-7)=73×107［位/s］
3.二模块交叉存储器举例
二模块交叉存储器方框图演示
DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。刷新周期是在RAS有效下
输入刷新地址，此地址指示的一行所有存储元全部被再生。A20—A3的18位地址用于模块中256K个存储字
的选择。A2用模块选择 ，连续的存储字交错分布在两个模块上，偶地址在模块0，奇地址在模块1。
DRAM存储器需要逐行定时刷新，而且,DRAM芯片的读出是一种破坏性读出，因此在读取之后要立即按读
出信息予以充电再生。 这样，若CPU先后两次读取的存储字使用同一RAS选通信号的话，CPU在接收到第一
个存储字之后必须插入等待状态，直至前一存储字再生完毕才开始第二个存储字的读取。
无等待状态成块存取示意图演示
由于采用m=2的交叉存取度的成块传送，两个连续地址字的读取之间不必插入等待状态（零等待存取）。

‘叁’ 计算机内存储器一般用什么作为存储介质

计算机内存中储存器一般用ROM作为储存介质。

随机存取存储器（英语：Random Access Memory，缩写：RAM），也叫主存，是与CPU直接交换数据的内部存储器。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。

RAM工作时可以随时从任何一个指定的地址写入（存入）或读出（取出）信息。它与ROM的最大区别是数据的易失性，即一旦断电所存储的数据将随之丢失。RAM在计算机和数字系统中用来暂时存储程序、数据和中间结果。

(3)存储器的再生扩展阅读

RAM的特点为：

1、随机存取

所谓“随机存取”，指的是当存储器中的数据被读取或写入时，所需要的时间与这段信息所在的位置或所写入的位置无关。相对的，读取或写入顺序访问存储设备中的信息时，其所需要的时间与位置就会有关系。它主要用来存放操作系统、各种应用程序、数据等。

当RAM处于正常工作时，可以从RAM中读出数据，也可以往RAM中写入数据。与ROM相比较，RAM的优点是读/写方便、使用灵活，特别适用于经常快速更换数据的场合。

2、易失性

当电源关闭时，RAM不能保留数据。如果需要保存数据，就必须把它们写入一个长期的存储设备中（例如硬盘）。

RAM的工作特点是通电后，随时可在任意位置单元存取数据信息，断电后内部信息也随之消失。

3、对静电敏感

正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。

4、访问速度

现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，存取延迟和其他涉及机械运作的存储设备相比，也显得微不足道。

5、需要刷新（再生）

现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1（二进制），未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。

刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。

‘肆’ 存储器读写速度的排列

Cache、内存、光盘、硬盘。

首先，CACHE是CPU的缓存，和CPU速度一致，用于平衡CPU和内存的速度差，是速度最快的；其次是RAM。因为内存储存的是电脑的缓存，需要快速调用，速度必须快。比如ddr3 1333mhz内存的速度约是10.664GB/s.

ROM和硬盘是一个东西。u盘和硬盘也是同一类东西。而且速度也不好比。例如，硬盘分为机械硬盘和固态硬盘，固态硬盘比机械硬盘快很多。

(4)存储器的再生扩展阅读：

数据存储器用于存放可随时修改的数据。数据存储器扩展使用随机存储器芯片，随机存储器简称RAM。对RAM可以进行读/写两种操作，但RAM是易失性存储器，断电后所存信息消失。

按其工作方式，RAM又分为静态和动态两种。静态RAM只要电源加电信息就能保存；而动态RAM使用的是动态存储单元，需要不断进行刷新以便周期性的再生才能保存信息。

‘伍’ 计算机的有关存储器读写速度的排序

Cache、内存、光盘、硬盘。

首先，CACHE是CPU的缓存，和CPU速度一致，用于平衡CPU和内存的速度差，是速度最快的；其次是RAM。因为内存储存的是电脑的缓存，需要快速调用，速度必须快。比如ddr3 1333mhz内存的速度约是10.664GB/s.

ROM和硬盘是一个东西。u盘和硬盘也是同一类东西。而且速度也不好比。例如，硬盘分为机械硬盘和固态硬盘，固态硬盘比机械硬盘快很多。

(5)存储器的再生扩展阅读：

数据存储器用于存放可随时修改的数据。数据存储器扩展使用随机存储器芯片，随机存储器简称RAM。对RAM可以进行读/写两种操作，但RAM是易失性存储器，断电后所存信息消失。

按其工作方式，RAM又分为静态和动态两种。静态RAM只要电源加电信息就能保存；而动态RAM使用的是动态存储单元，需要不断进行刷新以便周期性的再生才能保存信息。

‘陆’ 计算机组成原理结构

一、计算机的组成及学习大纲
1. 计算机的组成
计算机的三大件 ：CPU、内存、主板
（1）CPU，中央处理器，计算机最核心的配件，负责所有的计算。
（2）内存，你编写的程序、运行的游戏、打开的浏览器都要加载到内存中才能运行，程序读取的数据、计算的结果也都在内存中，内存的大小决定了你能加载的东西的多少。
（3）主板，存放在内存中数据需要被CPU读取，CPU计算完成后，还要把数据写入到内存中，然而CPU不能直接插在内存上，这就需要主板出马了，主板上很多个插槽，CPU和内存都是插在主板上，主板的芯片组和总线解决了CPU和内存之间的通讯问题，芯片组控制数据传输的流转，决定数据从哪里流向哪里，总线是实际数据传输的告诉公里，总线速度决定了数据的传输速度。
（4）输入/输出设备，其实有了以上三大件之后，计算机就可以跑起来了。我们日常使用的话还需要键盘、鼠标、显示器等输入/输出设备，而很多云服务器通过SSH远程登录就可以访问，就不需要配显示器、鼠标、键盘这些东西，节省成本且方便维护。
（5）硬盘，有了硬盘数据才能长久的保存下来，大部分还会给自己的机器配上机箱和风扇，解决灰尘和散热问题，不过这些也不是必须的，用纸板和电风扇替代也一样可以用。
（6）显卡，显卡里有GPU图形处理器，主要负责图形渲染，使用图形界面操作系统的计算机，显卡是必不可少的。现在的主板都带了内置的显卡，如果想玩游戏、做图形渲染，一般需要一张单独的显卡，插在主板上。
2. 冯·诺依曼体系
现代计算机的硬件基础架构都是依赖于冯诺依曼提出的冯诺依曼体系结构，现代计算机的核心架构可以抽象为五个基础组件：运算器、控制器、存储器、输入设备和输出设备。
具体到现代计算机，运算器和控制器组成了现代计算机的CPU，存储器对应着内存和硬盘，主板控制着CPU、内存、硬盘、输出/输出设备之间的通讯。
冯诺依曼体系结构也叫做存储程序计算机，即可编程、可存储的计算机。
任何一台计算机的任何一个部件都可以归到运算器、控制器、存储器、输入设备和输出设备中，而所有的现代计算机也都是基于这个基础架构来设计开发的。
冯诺依曼体系结构确立了我们现代计算机的硬件基础架构，学习计算机组成原理，就是学习和拆解冯诺依曼体系。

‘柒’ 存储器的原理是什么

存储器讲述工作原理及作用

介绍

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。

2.按存取方式分类

(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。

(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。

(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。

3.按信息的可保存性分类

非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。

永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。

4.按在计算机系统中的作用分

根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

能力影响

从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。

通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。

影响有效数据速率的参数

有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。

总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。

显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。

DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。

大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。

存储器读事务处理

考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。

在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。

第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。

第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。

然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。

实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。

另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。

总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。

很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。

首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。

假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。

选择技巧

存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。

选择存储器时应遵循的基本原则

1、内部存储器与外部存储器

一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。

2、引导存储器

在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。

可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。