存储器如何设计

① 设计一个16位的存储器需要哪些元件

组成存储器最基本单元的是二进制记忆元件，它能存储1个二进制位，称为
C．bit
。

② 设计一个12KB的存储器

恐怕地址总线不够吧？
10位只能寻址1k
像你这种情况，至少要14位地址线。
1位片选eprom还是ram
eprom时3位片选2716，10位作为地址线。
数据线公用。。。

③ SRAM存储器的设计理念

此设计，来源于数字电子技术中的：D 触发器。

④ 设计存储器

4 块ROM, 3 块RAM

对于地址线的连接,注意以下要点
1） 4块ROM要同时被选中
2） 2块2k*4的RAM要被同时选中。

至于具体需要几个片选信号，在个人设计。（你的问题应该改成需要几个地址线来做片选信号）

个人观点。^_^

⑤ 【计算机组成原理】存储器设计问题

1、要考虑速度问题，即CPU和存储器之间的速度；
2、容量问题，CPU的访问地址线要能够足够存储单元用。
3、成本问题，要适合要设计的系统，成本要低；
4、可靠性问题
5、存储器类型，选用eeprom还是flash rom,还是EPROM等等
第一问：ROM需要6个，先用两个组成2K*8一组，再用3组组成6K*8的ROM；RAM需要4个芯片组成2K*8.总计8K，所以需要13条地址线。片选信号，CPU的WR RD分别连接RAM芯片的EN ,OE ; EA连接ROM的OE。
芯片数量的计算方法为 数量n =ROM或RAM的总容量/ROM或RAM单个芯片的容量

⑥ 单片机及存储器扩展的设计

电路如图所示,U3地址范围：0000H～7FFFH，U5地址范围：8000H～FFFFH；CPU用89C52，内有8KROM

⑦ 存储器设计方法:使用128M×8位SRAM芯片设计一个512M×32位的存储器

需要16片128M*8位的芯片！

⑧ 设计存储器电路时，可不可以像我这样设计，为什么需要时序电路这么复杂的电路

采用时序逻辑电路的好处是易于状态的保持和翻转，比如触发器具备状态自保持能力，而你这种组合逻辑的非门，就没有这种能力，其输出逻辑状态要靠输入状态来维持，这种没有状态自持能力的逻辑部件是不适合作为存储器来使用的。

⑨ 计算机的存储器系统设计是如何实现容量大、速度快和成本低的要求

存储器容量越大，速度就越慢，所以速度和容量是一个矛盾，为了解决这一个矛盾，就把存储器分成几级，主存，外存，高速缓存，组成多级结构的存储系统

⑩ 存储器设计题

16
20
0~3 4~7 8~11 12~15
16 17 18 19
2^4=16