存储单元的存储原理
① 存储器的原理是什么
存储器讲述工作原理及作用
介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。
2.按存取方式分类
(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。
(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。
(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。
3.按信息的可保存性分类
非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。
永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。
4.按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
能力影响
从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。
通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。
影响有效数据速率的参数
有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。
存储器读事务处理
考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。
在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。
第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。
第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。
然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。
实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。
另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。
总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。
很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。
首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。
假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。
选择技巧
存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。
选择存储器时应遵循的基本原则
1、内部存储器与外部存储器
一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。
2、引导存储器
在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。
可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。
② 闪存卡的存储原理是什么
闪存卡存储原理是什么？闪存(Flash Memory)是非挥发存储的一种，具有关掉电源仍可保存数据的优点，同时又可重复读写且读写速度快、单位体积内可储存最多数据量，以及低功耗特性等优点。其存储物理机制实际上为一种新型EEPROM（电可擦除可编程只读存储）。是SCM（半导体存储器）的一种。早期的SCM采用典型的晶体管触发器作为存储位元，加上选择、读写等电路构成存储器。现代的SCM采用超大规模集成电路工艺制成存储芯片，每个芯片中包含相当数量的存储位元，再由若干芯片构成存储器。目前SCM广泛采用的主要材料是金属氧化物场效应管（MOS），包括PMOS、NMOS、CMOS三类，尤其是NMOS和CMOS应用最广泛。RAM（随机存取存储），是一种半导体存储器。必须在通电情况下工作，否则会丧失存储信息。RAM又分为DRAM（动态）和SRAM（静态）两种，我们现在普遍使用的PC机内存即是SDRAM（同步动态RAM），它在运行过程当中需要按一定频率进行充电（刷新）以维持信息。DDR DDR2内存也属于SDRAM。而SRAM不需要频繁刷新，成本比DRAM高，主要用在CPU集成的缓存（cache）上。PROM（可编程ROM）则只能写入一次，写入后不能再更改。EPROM（可擦除PROM）这种EPROM在通常工作时只能读取信息，但可以用紫外线擦除已有信息，并在专用设备上高电压写入信息。EEPROM（电可擦除PROM），用户可以通过程序的控制进行读写操作。闪存实际上是EEPROM的一种。一般MOS闸极(Gate)和通道的间隔为氧化层之绝缘(gate oxide)，而Flash Memory的特色是在控制闸(Control gate)与通道间多了一层称为“浮闸”(floating gate)的物质。拜这层浮闸之赐，使得Flash Memory可快速完成读、写、抹除等三种基本操作模式；就算在不提供电源给存储的环境下，也能透过此浮闸，来保存数据的完整性。 Flash Memory芯片中单元格里的电子可以被带有更高电压的电子区还原为正常的1。Flash Memory采用内部闭合电路，这样不仅使电子区能够作用于整个芯片，还可以预先设定“区块”(Block)。在设定区块的同时就将芯片中的目标区域擦除干净，以备重新写入。传统的EEPROM芯片每次只能擦除一个字节，而Flash Memory每次可擦写一块或整个芯片。Flash Memory的工作速度大幅领先于传统EEPROM芯片。 MSM（磁表面存储）是用非磁性金属或塑料作基体，在其表面涂敷、电镀、沉积或溅射一层很薄的高导磁率、硬矩磁材料的磁面，用磁层的两种剩磁状态记录信息"0"和"1"。基体和磁层合称为磁记录介质。依记录介质的形状可分别称为磁卡存储器、磁带存储器、磁鼓存储器和磁盘存储器。计算机中目前广泛使用的MSM是磁盘和磁带存储器。硬盘属于MSM设备。ODM（光盘存储）和MSM类似，也是将用于记录的薄层涂敷在基体上构成记录介质。不同的是基体的圆形薄片由热传导率很小，耐热性很强的有机玻璃制成。在记录薄层的表面再涂敷或沉积保护薄层，以保护记录面。记录薄层有非磁性材料和磁性材料两种，前者构成光盘介质，后者构成磁光盘介质。ODM是目前辅存中记录密度最高的存储器，存储容量很大且盘片易于更换。缺点是存储速度比硬盘低一个数量级。现已生产出与硬盘速度相近的ODM。CD-ROM、DVD-ROM等都是常见的ODM。
③ 存储单元原理是什么
存储单元原理是计算机科学中的基础概念之一。存储单元是计算机中用来存储数据和信息的部件。这些单元可以是内存中的存储器单元，也可以是外存中的存储设备，如硬盘、闪存驱动器等。
存储单元可以分为两类：主存和辅存。主存是计算机中的高速缓存，用来存储当前正在使用的数据和程序。辅存则是计算机中的慢速存储，如硬盘和闪存驱动器，用来存储长期需要保留的数据和程序。
还有一个关于存储单元的原理还有就是寻址方式。主存和辅存的寻址方式有所不同。主存一般采用线性寻址方式，也就是使用连续的地址编号来寻址。辅存一般采用非连续的物理块寻址方式。
④ ram原理图
我们很多的Chip中都有ram作为存储器，存储器是能存储数据，并当给出地址码时能读出数据的装置。根据存储方式的不同，存储器可以分为随机存储器（ram）和只读存储器（rom）两大类。
ram的原意是不管对于哪一个存储单元，都可以以任意的顺序存取数据，而且存取所花的时间都相等。即使不能完全达到以任意的顺序存取，凡是能以相同的动作顺序和相同的动作时间进行存入和读出的半导体存储器都包括在ram中。
按照存放信息原理的不同，随机存储器又可分为静态和动态两种。静态ram是以双稳态元件作为基本的存储单元来保存信息的，因此，其保存的信息在不断电的情况下，是不会被破坏的；而动态ram是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。
一般一个存储器系统由以下几部分组成。
1．基本存储单元
一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。静态ram的基本存储单元是由两个增强型的nm0s反相器交叉耦合而成的触发器，每个基本的存储单元由六个mos管构成，所以，静态存储电路又称为六管静态存储电路。
图为六管静态存储单元的原理示意图。其中t1、t2为控制管，t3、t4为负载管。这个电路具有两个相对的稳态状态，若tl管截止则a＝“l”(高电平)，它使t2管开启，于是b＝“0”(低电平)，而b＝“0”又进一步保证了t1管的截止。所以，这种状态在没有外触发的条件下是稳定不变的。同样，t1管导通即a＝“0”(低电平)，t2管截止即b＝“1”(高电平)的状态也是稳定的。因此，可以用这个电路的两个相对稳定的状态来分别表示逻辑“1”和逻辑“0”。
当把触发器作为存储电路时，就要使其能够接收外界来的触发控制信号，用以读出或改变该存储单元的状态，这样就形成了如下右图所示的六管基本存储电路。其中t5、t6为门控管。
(a) 六管静态存储单元的原理示意图 (b) 六管基本存储电路
图 六管静态存储单元（我们常看到的还有把t3&t1的gate连到一起，把t2&t4的gate连到一起）
当x译码输出线为高电平时，t5、t6管导通，a、b端就分别与位线d0及 相连；若相应的y译码输出也是高电平，则t7、t8管(它们是一列公用的，不属于某一个存储单元)也是导通的，于是d0及 (这是存储单元内部的位线)就与输入/输出电路的i/o线及 线相通。
写入操作：写入信号自i/o线及 线输入，如要写入“1”，则i/o线为高电平而 线为低电平，它们通过t7、t8管和t5、t6管分别与a端和b端相连，使a=“1”，b=“0”，即强迫t2管导通，tl管截止，相当于把输入电荷存储于tl和t2管的栅级。当输入信号及地址选择信号消失之后，t5、t6、t7、t8都截止。由于存储单元有电源及负载管，可以不断地向栅极补充电荷，依靠两个反相器的交叉控制，只要不掉电，就能保持写入的信息“1”，而不用再生(刷新)。若要写入“0”，则 线为低电乎而i/o线为高电平，使tl管导通，t 2管截止即a=“0”，b=“1”。
读操作：只要某一单元被选中，相应的t5、t6、t7、t8均导通，a点与b点分别通过t5、t6管与d0及 相通，d0及 又进一步通过t7、t8管与i/o及 线相通，即将单元的状态传送到i/o及 线上。
由此可见，这种存储电路的读出过程是非破坏性的，即信息在读出之后，原存储电路的状态不变。
⑤ 简述EEPROM存储单元的工作原理
当控制栅相当于漏极+21V电压时，由于电容耦合，浮栅上形成一个正电位，使隧道氧化层中的电场可达10^7V/cm以上，这样便会发生Fowler-Nordheim隧道效应，电子通过氧化层对浮栅充电。这种隧道效应是可逆的，若控制栅接地，漏极加21V电压，则电子从浮栅穿过隧道氧化层跑到漏极，使浮栅放电。
⑥ 什么是存储器工作原理是什么
存储器是现代信息技术中用于保存信息的记忆设备，那么你对存储器了解多少呢?以下是由我整理关于什么是存储器，希望大家喜欢!
存储器的简介
存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符，例如英文字母、运算符号等，也要转换成二进制代码才能存储和操作。
存储器：存放程序和数据的器件
存储位：存放一个二进制数位的存储单元，是存储器最小的存储单位，或称记忆单元
存储字：一个数(n位二进制位)作为一个整体存入或取出时，称存储字
存储单元：存放一个存储字的若干个记忆单元组成一个存储单元
存储体：大量存储单元的集合组成存储体
存储单元地址：存储单元的编号
字编址：对存储单元按字编址
字节编址：对存储单元按字节编址
寻址：由地址寻找数据，从对应地址的存储单元中访存数据。
以存储体(大量存储单元组成的阵列)为核心，加上必要的地址译码、读写控制电路，即为存储集成电路;再加上必要的I/O接口和一些额外的电路如存取策略管理，则形成存储芯片，比如手机中常用的存储芯片。得益于新的IC制造或芯片封装工艺，现在已经有能力把DRAM和FLASH存储单元集成在单芯片里。存储芯片再与控制芯片(负责复杂的存取控制、存储管理、加密、与其他器件的配合等)及时钟、电源等必要的组件集成在电路板上构成整机，就是一个存储产品，如U盘。从存储单元(晶体管阵列)到存储集成电路再到存储设备，都是为了实现信息的存储，区别是层次的不同。
存储器的构成
构成存储器的存储介质，存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。一个存储器包含许多存储单元，每个存储单元可存放一个字节(按字节编址)。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。假设一个存储器的地址码由20位二进制数(即5位十六进制数)组成，则可表示2的20次方，即1M个存储单元地址。每个存储单元存放一个字节，则该存储器的存储容量为1MB。
存储器的工作原理
这里只介绍动态存储器(DRAM)的工作原理。
动态存储器每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。
当要从DRAM芯片中读出数据时，CPU首先将行地址加在A0-A7上，而后送出RAS锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。
当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。
由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。
存储器的分类
按存储介质
半导体存储器：用半导体器件组成的存储器。
磁表面存储器：用磁性材料做成的存储器。
按存储方式
随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。
顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。
按读写功能
只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。
随机读写存储器(RAM)：既能读出又能写入的半导体存储器。
按信息保存性
非永久记忆的存储器：断电后信息即消失的存储器。
永久记忆性存储器：断电后仍能保存信息的存储器。
按用途
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。
为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
用途特点
高速缓冲存储器Cache 高速存取指令和数据存取速度快，但存储容量小
主存储器内存存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大
外存储器外存存放系统程序和大型数据文件及数据库存储容量大，位成本低