单管存储元

‘壹’ 作为一个存储元必须满足哪些条件

1，动态性
当数据对象从数据库中以任何给定顺序的命令，如插入或删除时，存取方法应该可以持续地保持其变迁轨迹。
2.第二/第三级的存储管理
尽管主存在不断增长，但在主存中不可能存放整个数据库。因此，存取方法需具备自动访问第二/三级存储设备的能力。
3。支持多种运算
存取方法应不支持有损其他运算(如删除)的运算(如查询)。
4.输入数据的独立性
当输入数据有偏差时，存取方法应保持它们的效率。这一点对在不同维上分布不同的数据是非常重要的。
5简单性
在特殊情况下，错综复杂的访问方法经常会出错，因此在大规模的应用中不要求有足够的鲁棒性。
6.扩展性
存取方法应适应未来数据库的增长。
7.时间效率
空间查找应当是快速的。一个主要的设计目标是需要满足一维B一树的性能特征:首先，忽略数据的插入顺序，对于所有可能的输入数据的分布，存取方法应当在最坏情况下的查找性能保证是对数级的。其次，最坏条件的性能应当对所有d维属性的任意组合都能保持一致。
8空间效率
一个索引占用的空间应比索引指向的存储数据所占用的空间要小，因此可保证存储数据的有效应用。
9.同步性和恢复性
在现代数据库中，多个用户同时在对数据库更新、恢复及插入数据，存取方法应提供鲁棒性的技术对这些处理予以支持，这时高效率就处于次要地位。
10 最小的影响
将访问方法集成到一个数据库系统中，对系统中的现有功能影响最小。

‘贰’ 单管的dram包含几个电容

一个。每个DRAM芯片通常由许多存储单元组成，而每个存李敬局储单元由一个晶体管和一个电容构成，用于存储数据位稿桐。dram是一种动态随机存取存储器，是计算机中最常用的内存类型之哪让一。

‘叁’ 存储器可分为哪两种

存储器可分为即内存储器和外存储器，简称内存和外存。

内存是直接受CPU控制与管理的并只能暂存数据信息的存储器，外存可以永久性保存信息的存储器。存于外存中的程序必须调入内存才能运行，内存是计算机工作的舞台。内存与外存的区别是：内存只能暂存数据信息，外存可以永久性保存数据信息；

外存不受CPU控制告碧，但外存必须借助内存才能与CPU交换数据信息；内存的访问速度快，外存的访问速度慢。内存可分为：RAM与ROM。RAM的特点塌晌是：可读可写，但断电团友锋信息丢失。ROM用于存储BIOS。外存有：磁盘（软盘和硬盘）、光盘、U盘（电子盘）。

(3)单管存储元扩展阅读：

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

一个存储器包含许多存储单元，每个存储单元可存放一个字节。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。

假设一个存储器的地址码由20位二进制数（即5位十六进制数）组成，则可表示220，即1M个存储单元地址。每个存储单元存放一个字节，则该存储器的存储容量为1KB。

‘肆’ SRAM的工作原理图解

注：其实CMOS静态反相器等价锋丛轮于一个非门！SRAM cell 6T等价于SR锁存器（也就是RS触发器）

6T：指的是由六个晶体管组成，如图中的M1、M2、M3、M4、M5、M6.

SRAM中的每一bit存储在由4个场效应管（M1， M2， M3， M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5， M6）是存储基本单元到用于读写的位线（Bit Line）的控制开关。

一个SRAM基本单元有0 and 1两个电平稳定状态。

SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。

除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。 这可用于实现多端口（port）的读写访问，如显存或者寄存器堆的多口SRAM电路的实现。

一般说来，每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅芯片（silicon wafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每银信位元存储的成本就越低。

内存基本单元使用少于6个晶体管是可能的— 如3管甚至单管，但单管存储单元是DRAM，不是SRAM。

访问SRAM时，字线（Word Line）加高电平，使得每个基本单元的两个控制开关用的晶体管M5与M6开通，把基本单元与位线（Bit Line）连通。位线用于读或写基本单元的保存的状态。虽然不是必须两条取反的位线，但是这种取反的位线有助于改善噪声容限。

SRAM的基本单元有3种状态：standby （电路处于空闲）， reading （读）与writing （修改内容）。

SRAM的读或写模式必须分别具有“readability”（可读）与“write stability”（写稳定）。

如果字线（Word Line）没有被选为高电平， 那么作为控制用的M5与M6两个晶体管处于断路，把基本单元与位线隔离。由M1 – M4组成的两个反相器继续保持其状态，只要保持与高、低电平的连接。

假定存储的内容为1， 即在Q处的电平为高。 读周期之初，两根位线预充值为逻辑1， 随后字线WL充高电平，使得两个访问控制晶体管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电位，而泻掉（BL非）预充的值，这是通过M1与M5的通路直接连到低电平使其值为逻辑0 （即Q的高电平使得晶体管M1通路）。 在位线BL一侧，晶体管M4与M6通路，把位线连接到VDD所代表的逻辑1 （M4作为P沟道场效应管，由于栅极加了（Q非）的低电平而M4通路）。 如果存储的内容为0， 相反的电路状态将会使（郑蠢BL非）为1而BL为0. 只需要（BL非）与BL有一个很小的电位差，读取的放大电路将会辨识出哪根位线是1哪根是0. 敏感度越高，读取速度越快。

写周期之初，把要写入的状态加载到位线。如果要写入0，则设置（BL非）为1且BL为0。随后字线WL加载为高电平，位线的状态被载入SRAM的基本单元。这是通过位线输入驱动（的晶体管）被设计为比基本单元（的晶体管）更为强壮，使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态！

‘伍’ 单管动态存储元读操作对原信息是否有影响

有。单管动态存储元读操作对原信息有影响，单管动态存储元电容器C有电荷，为逻辑“l”，无电兄庆荷时，为逻辑“0”由于电容器存在漏电，导致电荷流岩搏失，对这样的存储电路，读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往数据总羡枣握线。

‘陆’ 单管动态存储元读操作对原信息是否有影响

有。根携态据查询华强电子尘隐桐网官方网站显示，单管动态存储元读操作是破坏性读出派坦会对原信息有影响。单管动态存储元的优点电路的数量少集成度高，缺点是外围电路复杂。