存储扩散读

‘壹’ 计算机如何对存储器进行读写操作

计算机先把存储器地址写到地址总线上，在把数据放到数据总线上，这样就可以把数据写到正确的存储单元。

计算机先把存储器地址写到地址总线上，存储器在把数据放到数据总线上，这样计算机就可以从数据总线上读取数据了。

‘贰’ 微机原理总的存储器字扩展问题

存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。

1、位扩展
位扩展是指存储芯片的字（单元）数满足要求而位数不够，需对每个存储单元的位数进行扩展。

例： 用 1K × 4 的 2114 芯片构成 lK × 8 的存储器系统。

分析： 每个芯片的容量为 1K ，满足存储器系统的容量要求。但由于每个芯片只能提供 4 位数据，故需用 2 片这样的芯片，它们分别提供 4 位数据至系统的数据总线，以满足存储器系统的字长要求。

设计要点 ：
(1) 将每个芯片的 10 位（1k=2^10）地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低 10 位。
(2) 数据线则按芯片编号连接，1 号芯片的 4 位数据线依次接至系统数据总线的 D0 -D3 ， 2 号芯片的 4 位数据线依次接至系统数据总线的 D4 -D7 。
(3) 两个芯片的 端并在一起后接至系统控制总线的存储器写信号（如 CPU 为 8086/8088，也可由 和 ／M 或 IO / 组合来承担）
(4) 引脚分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。

当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读/写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。

2 、字扩充

字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。

例 ： 用 2K × 8 的 2716 A存储器芯片组成 8K × 8 的存储器系统

分析：
由于每个芯片的字长为 8 位，故满足存储器系统的字长要求。但由于每个芯片只能提供 2K 个存储单元，故需用 4 片这样的芯片，以满足存储器系统的容量要求。
设计要点 ： 同位扩充方式相似。
(1) 先将每个芯片的 11(2* 2^10) 位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低 11 位。
(2) 将每个芯片的 8 位数据线依次接至系统数据总线的 D0 -D7 。
(3) 两个芯片的 端并在一起后接至系统控制总线的存储器读信号（这样连接的原因同位扩充方式），
(4) 它们的 引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。
当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下，选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。

3 、同时进行位扩充与字扩充
存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片这样的芯片同时进行位扩充和字扩充，以满足系统的要求。
例 ： 用 1K × 4 的 2114 芯片组成 2K × 8 的存储器系统

分析： 由于芯片的字长为 4 位，因此首先需用采用位扩充的方法，用两片芯片组成 1K × 8 的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。
设计要点 ： 每个芯片的 10 根地址信号引脚宜接接至系统地址总线的低 10 位，每组两个芯片的 4 位数据线分别接至系统数据总线的高 / 低四位。地址码的 A 10 、 A 11 经译码后的输出，分别作为两组芯片的片选信号，每个芯片的 控制端直接接到 CPU 的读 / 写控制端上，以实现对存储器的读 / 写控制。
当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片组，低位地址码则同时到达每一个芯片组，选中它们的相应单元。在读 / 写信号的作用下，选中芯片组的数据被读出，送上系统数据总线，产生一个字节的输出，或者将来自数据总线上的字节数据写入芯片组。

‘叁’ 存储器中读写这两个字是什么意思

读就是读取磁盘上的数据，写就是把数据写入磁盘。

‘肆’ 存储器有哪些主要技术指标

主存储器的主要有以下技术指标：
1、存储容量：在一个存储器中可以容纳的存储单元总数、存储空间的大小、字数、字节数。
2、存取时间：启动到完成一次存储器操作所经历的时间、主存的速度。
3、存储周期：连续启动两次操作所需间隔的最小时间、主存的速度。
4、存储器带宽：单位时间里存储器所存取的信息量，、数据传输速率技术指标。
主存储器的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。
字存储单元即存放一个机器字的存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个存储单元也可包含数个能够单独编址的字节地址。
下面列出主存储器的主要几项技术指标：
主存储器的主要几项技术指标指标 含义 表现 单位 存储容量 在一个存储器中可以容纳的存储单元总数 存储空间的大小 字数，字节数 存取时间 启动到完成一次存储器操作所经历的时间 主存的速度 ns 存储周期 连续启动两次操作所需间隔的最小时间 主存的速度 ns 存储器带宽 单位时间里存储器所存取的信息量， 数据传输速率技术指标 位/秒，字节/秒 主存储器的性能指标主要是存储容量、存取时间和存储周期。
存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机。如果计算机中可编址的最小单位是字节，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可以包含数个能够单独编址的字节地址。例如，PDP-11系列计算机，一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。当用字节地址寻址时，16位的存储单元占两个字节地址。
在一个存储器中容纳的存储单元总数通常称为该存储器的存储容量。存储容量用字数或字节数(B)来表示，如64K字，512KB，10MB。外存中为了表示更大的存储容量，采用MB，GB，TB等单位。其中1KB=2B，1MB=2B，1GB=2B，1TB=2B。B表示字节，一个字节定义为8个二进制位，所以计算机中一个字的字长通常为8的倍数。存储容量这一概念反映了存储空间的大小。
存储时间有称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储器存取时间。
存储周期是指连续启动两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存储时间，其时间单位为ns

‘伍’ 存储卡上是用什么原理来读写数据的

动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。但动态存储器同静态存储器有不同的工作原理。它是靠内部寄生电容充放电来记忆信息，电容充有电荷为逻辑1，不充电为逻辑0。欲深入了解动态RAM的基本原理请点击。 动态存储器有多种系列，如61系列、37系列、41系列、21系列等。图示为2164芯片的引脚图。将鼠标指向相应引脚可看到其对引脚功能。它是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。
每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。
当要从DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。
当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。
由于电容不可能长期保持电荷不变，必须定时对动态存储厅辩镇电路的各存储单元执行重读操作，以保持电荷稳定灶裤，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制 器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。
只读存贮器（ROM）有多种类型。由于EPROM和EEPROM存贮容量大，可多次擦除后重新对它进行编程而写入新的内容，使用十分方便。尤其是厂家为用户提供了单独地擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。因此，这种类型的只读存贮器得到了极其广泛的应用。7. RAM的工作时序
为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几个时间边界条件。
图7.1—3示出了RAM读出过程的定时关系。读出操作过程如下：
欲读出单元的地址加到存储器的地址输入端；
加入有效的选片信号CS；
在 线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；
让选片信号CS无效，I/O端呈高阻态，本次读出过程结束。
由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后，必须等待一段时间tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取时间。如果在RAM的地址输入端已经有稳定地址的条件下，加入选片信号，从选片信号有效到数据稳定输出，这段时间间隔记为tACS。显然在进行存储器读操作时，只有在地址和选片信号加入，且分别等待tAA和tACS以后，被读单元的内容才能稳定地出现在数扮粗据输出端，这两个条件必须同时满足。图中tRC为读周期，他表示该芯片连续进行两次读操作必须的时间间隔。
写操作的定时波形如图7.1—4所示。写操作过程如下：
将欲写入单元的地址加到存储器的地址输入端；
在选片信号CS端加上有效电平，使RAM选通；
将待写入的数据加到数据输入端；
在 线上加入低电平，进入写工作状态；
使选片信号无效，数据输入线回到高阻状态。
由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制信号（即 变低），就可能将数据错误地写入其他单元。为防止这种情况出现，在写控制信号有效前，地址必须稳定一段时间tAS，这段时间称为地址建立时间。同时在写信号失效后，地址信号至少还要维持一段写恢复时间tWR。为了保证速度最慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度tWP。此外，对于写入的数据，应在写信号tDW时间内保持稳定，且在写信号失效后继续保持tDH时间。在时序图中还给出了写周期tWC，它反应了连续进行两次写操作所需要的最小时间间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到几十ns。
ddr一个时钟周期内穿2次数据
ddr2一个时钟周期传4次
所以相同频率下ddr2的带宽是ddr的2倍

‘陆’ 存储介质都可读吗

存储介质可读
计算机存储介质是计算机存储器中用于存储某种不连续物理量的媒体。计算机存储介质主要有半导渣蚂或体、磁物老芯、磁鼓、磁带、激光盘等。

半导体存储器用于计算机的半导体存储元件主要有Mos和双极型两种。

磁芯存储器由于成本低，可靠性高，且有20多年的实际使用经验。

磁鼓存储器一种磁记录的如伍外存储器。

磁盘存储器一种磁记录的外存储器。

‘柒’ 推荐feed流

feed流是推荐系统的一种常见形式，突出的产品有微博、抖音、朋友圈等

feed： 每一个状态和消息，通常由老竖用户更新

流： 特点是持续更新

feed流中最广泛的形式是Timeline流，分为个人页Timeline和关注页Timeline。还可以以用户喜好程度排序，选出用户最想看的topN，适用于新闻、商品推荐等场景。

feed流的特点：

1. 多账号内容流：系统中有一歼派定量的账号，账号之间存在关注、取关、拉黑等关系

2. 非稳定账号关系：用户间的关系会随时发生变化

3. 读写不平衡：读多写少

4. 消息必达性：必须保证相关用户能看到消息

feed流系统设计：

两个侧重点： 存储、推送

存储对于用户量级比较大的系统来说是难点。

而推送方案里主要有两种方案， 推模式（写扩散） 和 拉模式（读扩散）

两种模式的对比：

不同模式的适用场景：

拉模式 ：许多feed流系统初版会基于拉模式，因为用户数较少且日活低，拉取成本较低

推模式：

1. 用户关系数比较均匀，且有上限，如朋友圈

2. 偏向推荐类feed，同一个feed对不同用户价值不同，计算feed和用户间的分数，只推荐给分数较高的用户

推拉结合模式：大部分 用户关系数比较均匀，少数用户千万级别，无上限。例如微博。能够解决单纯采用推模式时大V用户高并发写问题。

以微博为例，使用两种侍改大推拉模式：

① 在线推，离线拉：大V发布动态后，有限推送给同时在线的粉丝，离线粉丝上线后再拉取该动态。

② 定时推，离线拉：大V发布动态后，以常驻进程的形式推送到粉丝关注✌️。

feed流智能排序（Ranking）:

智能排序基于趋势trending、热门hot、用户生产UGC 、编辑推荐PGC、相似Similarity等等因素综合考虑，随着技术的进步智能算法将会更加懂得用户的喜好。