存储器与cpu的连接图

❶ 某计算机系统地址线16位，数据线8位，访存控制信号MREQ非，读写控制R/W。现采用4K*4存储芯片，

可以大概的跟你说：

1）用4K*4组成16K*8存储器，即16K字节，需要8片，分四组，每组由两片才能组成一个8位的数据，则每组4K字节，四组就16K字节；

2）存储芯片的数据线连接，每组有4K*4存储芯片两片，‘8位数据总线’的低四位（D0~D3）接一芯片的对应数据位，高四位（D4~D7）接另一芯片的对应数据位；

3）存储芯片的地址线连接，8个芯片的地址线都对应地并接到‘16位地址总线’的低12位上（A11~A0）；

4）读写控制R/W，所有8片的R/W，并联在一起，一同连接到CPU的R/W端；

5）片选信号：每组芯片的片选信号并联在一起，一同连接到74LS138译码器的对应输出端，共4个信号端；

6）访存控制信号MREQ，直接连接到74LS138译码器的其中一个低电平选通端；

7）74LS138译码器---片选信号的产生，‘16位地址总线’的A15直接连接到74LS138译码器的高电平选通端，A14、A13、A12分别连接到74LS138译码器的C、B、A端，则输出的信号，分别取Y2、Y3、Y4、Y5作为片选信号，并分别连接到四组存储芯片的片选信号输入端；

8）存储器与CPU的连接图，除了译码电路，其余的就是地址总线、数据总线、控制总线了。

也该自己动手画画了。

❷ 存储器与cpu的连接图

ROM是一种半导体内存，其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。例如早期的个人电脑如Apple II或IBM PC XT/AT的开机程序（操作系统）或是其他各种微电脑系统中的轫体（Firmware）。 只能读出事先所存数据的固态半导体存储器。英文简称ROM。ROM所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。ROM所存数据稳定 ，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。除少数品种的只读存储器（如字符发生器）可以通用之外，不同用户所需只读存储器的内容不同。为便于使 用和大批 量 生产 ，进一步发展了可编程只读存储器（PROM）、可擦可编程序只读存储器（EPROM）和电可擦可编程只读存储器（EEPROM）。EPROM需用紫外光长时间照射才能擦除，使用很不方便。20世纪 80 年代制出的 EEPROM ，克服了EPROM的不足，但集成度不高 ，价格较贵。于是又开发出一种新型的存储单元结构同 EPROM 相似的快闪存储器 。其集成度高、功耗低 、体积小 ，又能在线快速擦除 ，因而获得飞速发展，并有可能取代现行的硬盘和软盘而成为主要的大容量存储媒体。大部分只读存储器用金属-氧化物-半导体（MOS）场效应管制成。

❸ cpu的基本结构及其工作原理

1、CPU的外形及结构
CPU是整个计算机系统的核心部件，外部结构如下图所示。CPU看上去非常简单，是一个矩形片状物体。其中间凸起部分是CPU核心，它一般是一片指甲大小的、薄薄的硅晶片，在这块小小的硅片上，密布着数以千万计的晶体管，它们相互配合协调，完成各种复杂的运算和操作。为帮助散热，一般在CPU的核心上都加装一个金属封装壳，金属封装壳周围是CPU基板，它将CPU内部的信号引接到CPU针脚上。基板的背面有许多密密麻麻的镀金针脚，它是CPU与外部电路连接的通道。

2、CPU的组成部分
CPU内部主要由运算器、控制器和寄存器组组成，如下图所示。

运算器用来对数据进行各种算术运算和逻辑运算。控制器是CPU的指挥中心，它能对计算机指令进行分析，产生各种控制型信号。寄存器组用来临时存放参加运算的数据和计算的中间结果。
3、CPU的工作原理
CPU的工作原理就像一个工厂对产品的加工过程：进人工厂的原料（程序指令），经过物资部门（控制器）的调度分配，被送往生产线（运算器），生产出成品（寄存器组）后，再存储在仓库（内存）中，最后等着拿到市场上去卖（交由应用程序使用）。这个过程看起来相当长，实际上只是一瞬间发生的事情。也可以这样理解CPU只执行三种基本的操作，分别是读出数据、处理数据和往内存写数据。
现在，主流CPU还是Intel和AMD两家的天下。无论是高端还是低端，两大品牌都有着全线的产品。具体型号及产品可自行网络，这里不做过多介绍。

4、CPU常用术语
4.1．主频
衡量CPU速度快慢的一个重要指标就是CPU的工作频率，也叫做CPU的主频，主频亦称为内频。主频就是CPU的时钟频率，它控制着CPU工作节拍，主频越高，CPU工作节拍就越快，运算速度也就越高。主频通常用一秒钟内处理器所能发出电子脉冲数来测定，计量单位一般为MHz或GHz。目前P4的主频达3GHz以上，IBM公司已研制出速度高达110GHz。
4.2．外频
CPU跟外部（即系统总线）接触沟通的频率称为外频。外频是由主板提供，CPU以这个频率跟系统其他的配件进行沟通，因此，外频亦称为系统总线频率或前端总线速度（FSB）。早期CPU内部与外部的工作频率都相同，后来主频要比外频快。现在PⅢ的外频为133 MHz，P4的外频可采用高达800MHz的外频。
4.3．倍频
CPU的倍频，即倍频系数。它足指CPU主频和外频之间存在着一个比值关系，这个比值就是倍频系数。所以，主频和外频、倍频三者的关系是：主频=外频×倍频
4.4．超频
外频和倍频都可以根据CPU参数通过主板跳线或程序来设置，从而设定CPU主频。通过适当提高外频或倍频，有些CPU的主频可以超过它的标称工作频率，这就是习惯上称的“超频”。超频可以在一定程度上提高系统的性能，但是超频会导致CPU的功耗增加，使CPU工作温度升高，甚至损坏CPU。
4.5．一级缓存（L1 Cache）
一级缓存也称L1高速缓存，它封装在CPU芯片内部的高速缓存，用于暂时存储CPU运算时的部分指令和数据，存取速度与CPU主频相近。内置的L1高速缓存的容量和结构对CPU的性能影响较大，一级缓存容量越大，则CPU处理速度就会越快，对应的CPU价格也就越高。
4.6．二级缓存（L2 Cache）
二级缓存亦称L2高速缓存，指CPU外部的高速缓存。像一级缓存一样，二级缓存越大，则CPU处理速度就越快，整台计算机性能也就越好。一级缓存和二级缓存都位于CPU和内存之间，用于缓解高速CPU与慢速内存速度匹配问题。
4.7、超线程技术
超线程技术是Intel的创新设计，就是在一个处理器中放人两个逻辑处理单元，让多线程的应用程序能够并行处理多项任务，提高CPU的运行效率。

❹ 用 4 片存储器 SRAM6264 芯片构成与 CPU 系统连接，设计出存储器与系统连接图

1）CPU可访问的最大存储空间看地址位数地址总线18条故2^18 2）CPU可提供数据总线8条存储空间为16KB故要拼凑一个16K*8--->（16K*8）/（4K×4 ）=8 3）要求用138译码器实现地址译码应该就是3-8译码器那么有3根地址线做译码输入。

❺ 存储器分为哪几类CPU如何访问它们试画出存储器层次图

存储系统可分为内存和外存两大类。内存是直接受CPU控制与管理的并只能暂存数据信息的存储器，外存可以永久性保存信息的存储器。存于外存中的程序必须调入内存才能运行，内存是计算机工作的舞台。内存与外存的区别是：内存只能暂存数据信息，外存可以永久性保存数据信息；外存不受CPU控制，但外存必须借助内存才能与CPU交换数据信息；内存的访问速度快，外存的访问速度慢。
内存可分为：RAM与ROM。RAM的特点是：可读可写，但断电信息丢失。ROM用于存储BIOS。
外存有：磁盘（软盘和硬盘）、光盘、U盘（电子盘）

❻ cpu与存储器的连接图怎么画

第一步：将16进制的地址码转换为2进制地址码，确定其总容量

系统程序区：6000H~67FFH
6000：0110 0000 0000 0000
67FF：0110 0111 1111 1111
因为有16根地址线，所以排列为A0~A15

A15

A14

A13

A12

A11

A10

A9

A8

0 1 1 0 0 0 0 0

0 1 1 0 0 1 1 1

（后面的用不到了，做题的时候表格要体现<最好是全部都写出>）
同理用户程序区：6800H~6BFFH

A15

A14

A13

A12

A11

A10

A9

A8

0 1 1 0 1 0 0 0

0 1 1 0 1 0 1 1

第二步：选择合适的芯片

RAM用来存储当前运行的程序和数据，并可以在程序运行中反复的更改其内容，所以用户程序一般选用RAM芯片，而ROM基本上存储不变或基本不变的程序和数据，所以系统程序一般选用ROM芯片。
接下来就是选择芯片大小的问题
系统程序区：A0~A10编码从全0变为全1，一共11根地址线，也就是2k，8根数据线，系统程序区总容量2k x 8位，所以我们就选取一片2k x 8位的ROM芯片
用户程序区：A0~A9编码从全0变为全1，一共10根地址线，也就是1k，8根数据线，用户程序区总容量为1k x 8位，但根据题干未给出1k x 8位的RAM芯片，此时我们需要进行位扩展（如果对于字扩展和位扩展不熟悉，就去找一下其他博客了解一下吧，或者评论我也可以），我们就选取2片1k x 4位的RAM芯片。

第三步：分配地址线画图

说明：
A0~A10接2k x 8位的ROM
A0~A9分别接1k x 4位的RAM
A11~A15作为片选线

38译码器：A11、A12、A13分别连接A、B、C
G1 高电平(A14根据那个表可以看到始终为1->高电平)
G2A、G2B需要高电平工作（A15始终为高电平，但是连接的位置注意有个小圈圈哦–取反的是意思MREQ低电平有效）

输出Y4、Y5（这个需要看连接A、B、C的A11、A12、A13的编码，将其三位二进制转换为十进制就是其下标）

就像这样，当然你需要去看大量的题来看不同的38译码器的连接情况。

❼ 26．设有计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0～R3为通用寄存器，IR为指令寄存

PC->MAR;
PC+1->PC;
M->MDR->IR;
R1->MAR;
M->MDR->C;
C+R3->R3;

❽ 如何解决存储器和CPU之间的时序配合问题，述说其详细过程

http://blog.21ic.com/user1/3794/archives/2007/40244.html
分享】存储器与CPU的连接2007-7-19 16:46:00
存储器与CPU的连接
存储器与CPU或系统总线的连接，这个题目很大。注意到以字节为单位组织的存储器是16位宽度、乃至32位宽度的存储器的基础，本着由易到难、由浅入深的原则，这里先考虑以字节为单位组织的存储器与8位CPU的连接，在下一节介绍16位宽度的存储器与16位CPU(以8086为例)的连接，在后面的章节再讨论32位CPU(以80386为例)的存储器组织。
在考虑存储芯片类型时，也是先考虑与CPU连接较为方便的SRAM和ROM，然后再指出DRAM与CPU连接时要特别考虑的地方。
在存储器与CPU连接时一般要考虑以下几个问题：
·CPU总线的负载能力。
·CPU与存储器速度的配合问题。
·存储器的地址空间分配。
·读／写控制信号的连接。
·数据线的连接。
·地址线的连接与存储芯片片选信号的产生。
1．CPU总线的负载能力
CPU总线的驱动能力有限，通常为一到数个，TTL负载，因此，在较大的系统中需要考虑总线驱动。一般做法是，对单向传送的地址和控制总线，可采用三态锁存器(如74LS373、8282等)和三态单向驱动器(如74LS244)等来加以锁存和驱动；对双向传送的数据总线，可采用三态双向驱动器(如74LS245、8286等)来加以驱动。三态双向驱动器也称总线收发器或数据收发器。
2．CPU与存储器速度的配合问题
每一种存储芯片都有自己固有的时序特性，这在前面已多次讲到。在和cPu相连时必须处理好时序的配合问题。处理这个问题应以CPU的时序为基准，从CPU的角度提要求。
例如，存储芯片读取时间应小于CPU从发出地址到要求数据稳定的时间间隔；存储芯片从片选有效到输出稳定的时间应小于系统自片选有效到cPu要求数据稳定的时间间隔。如果没有满足要求的存储芯片，或者出于价格因素而选用速度较慢的存储芯片时，则应提供外部电路，以产生READY信号，迫使CPU插入等待时钟Tw。看一个具体的例子，2114-2的读取时间最大为200 ns，而cPu要求的从地址有效到数据稳定的时间间隔为150 ns，则不能使用2114—2，可选用比它快的芯片。如果出于价格因素，一定要用2114—2，则需要设计READY产生电路，以便插入Tw。
3．存储器的地址空间分配
内存通常分为RAM和ROM两大部分，而RAM又分为操作系统占用区和用户区。另外，目前生产的存储器芯片，单片的容量仍然是有限的，即它的寻址空间是有限的，一般要由若干芯片组成一个存储器。所以，在和CPU连接时需进行存储器的地址空间分配，即需要事先确定每个芯片(或由“×l位”或“×4位”芯片组成的芯片组)所占用的地址空间。
4．读／写控制信号的连接
总的原则是CPU的读／写控制信号分别和存储器芯片的读／写信号输入端相连。实际上，一般存储器芯片没有读输入端，是用写无效时的片选信号兼作读信号。有的存储器芯片设有输出允许()引脚，一般将该引脚和CPU的读信号相连，以便该片被选中且读信号有效时将片内数据输出三态门打开。对于不需要在线编程的ROM芯片，不存在写信号的连接。

5．数据线的连接
这个问题与存储器的读／写宽度有关，而存储器读／写的最大宽度一般为CPU对外数据总线的位数。在考虑存储器与CPU的数据线连接时，总的原则是：如果选用芯片的芯片字和所要设计的存储器的读／写宽度相同，则直接将它的数据线分别和CPU的数据线相连；如果芯片字的位数小于所要设计的存储器的读／写宽度，则需进行“位扩展”，即用几片组合在一起，使它们的芯片字位数的总和等于存储器的读／写宽度，将它们的数据线分别和CPU的数据线按对应关系相连。
这里以8位CPU配8位宽度的存储器为例。若选用“×8位”存储芯片，则将它的8根数据线分别和CPU的8根数据线相连即可；而选用芯片字不足8位的存储芯片，则需要用几片(“×1位”芯片需8片，“×4位”位芯片需2片)才能构成一个8位宽度的存储器，这时，需将这些芯片的数据线按位的对应关系分别和CPU的8根数据线相连。
有些存储芯片，数据的输入和输出分别缓冲，一位数据设置DIN和DOUT两个数据线引脚。对于这种芯片，需将一位的DIN和DOUT引脚连起来，再和CPU的一根数据线相连。
6．地址线的连接及存储芯片片选信号的产生
一个存储器系统通常需要若干个存储芯片。为了能正确实现寻址，一般的做法是，将cPu或系统的一部分地址线(通常是低位地址线，位数取决于存储芯片的容量)连到所有存储芯片，以进行片内寻址(存储芯片内均设有地址译码器)；而用另一部分地址线(高位地址线)进行芯片选择。存储器系统设计的关键在于如何进行芯片选择，即如何对高位地址译码以产生芯片的片选信号，常用以下三种方法：
(1)线选法
用一根地址线直接作一个存储芯片的片选信号。例如，一台8位微机，有16根地址线，现要配2 KB RAM和2 KB ROM，均选用2 K×8位的芯片，则各需一片。这时可采用一种最简单的地址选择方法，如图3．24所示。将CPU的地址线的低11位(A10～A0)和两个芯片的地址线分别相连，芯片的片选直接和其他的高位地址线中的一根相连，图中A15反相后接RAM的，A14反相后接ROM的。这样，A15、A14为1 0时选中RAM片，为0 1时选中ROM片。
这里分析一下RAM芯片占用地址空间的情况。未用的地址位(这里是A13～A11)通常取0，即RAM芯片的设计地址空间为8000H～87FFH。将A15、A14固定为1 0，A10一AO作片内寻址，当A13～A11取不同的组合时，可形成包括上述设计空间在内的8个区域。除去设计空间外，其他区域是：8800H～8FFFH，9000H～97FFH，…，B800H～BFFFH。由于A13～A11没有参加译码，访问这7个区域中的任何一个单元都会影响到设计空间中相应的单元，因此，这7个区域不得他用。可以认为这些区域也被该RAM芯片所占用着，称这些区域为设计空间的重叠区。对于该例中的ROM芯片，同样也存在7个重叠区，读者可自行分析。

线选法的优点是简单、无需外加选择电路；缺点是不能有效地利用地址空间，也不便于系统的扩充。该方法可用在存储容量需求小，且不要求扩充的场合，例如单片机应用系统。
(2)全译码
全部地址线参加译码，除去进行片内寻址的低位地址线外，其余地址线均参加译码，以进行片选。例如，一台8位微机，现要求配8 KB RAM，选用2 K×8位的芯片，安排在64 KB地址空间低端的8 KB位置。图3．25所示为该8 KB RAM与CPU(或系统总线)的连接。图中74Lsl38是3线一8线译码器。它有3个代码输入端c、B、A(A为低位)和8个译码输出端Y0～Y7。74LSl38还有3个使能端(或叫允许端)G1、和，第一个为高电平有效，后两个为低电平有效。只有当它们为l 0 0时，译码器才进行正常译码；否则，译码器不工作，所有的输出均无效(为高)。表3．5是74LSl38的真值表。此外，常用的3线一8线译码器还有8205，其输入／输出特性和74LS138完全一样，只是使用了另一组信号名称。

从图3．25中可以看到，除片内寻址的低位地址线外，高位地址都参与了译码。根据图中的接法，当A15～A1l为00000时，YO有效，选中左起第一片；为00001时，Y1有效，选中左起第二片，其他依此类推。
全译码的优点是可利用全部地址空间，可扩充性好；缺点是译码电路开销大。
(3)部分译码
它是前两种方法的综合，即除进行片内寻址的低位地址线外，其余地址线有一部分参加译码以进行片选。以图3．26所示为例，这里最高位A15没有参加译码。因为A15没有参加译码，所以也存在重叠区问题。
部分译码是界于线选法和全译码之间的一种方法，其性能也界于二者之间：可寻址空间比线选法大，比全译码小；而译码电路比线选法复杂，比全译码简单。

上面围绕存储芯片片选信号的产生，说明了三种译码方法。这些方法也适用于后面要介绍的I／O端口的寻址。

❾ 计算机组成原理，画cpu与存储器连接图

1）CPU可访问的最大存储空间看地址位数地址总线18条故2^18
2）CPU可提供数据总线8条存储空间为16KB故要拼凑一个16K*8--->（16K*8）/（4K×4
）=8
3）要求用138译码器实现地址译码应该就是3-8译码器那么有3根地址线做译码输入。
全部用4K×4位的RAM芯片构成，那么4K=2^12需要12根地址线A11-A0，之前3根就是A14-A12---这里的推算的没考虑要求其地址范围为08000H——0BFFFH的。
这里是从低位考虑的。
考虑地址空间必须先把地址从16进制转成2进制观察他们“1”最高位的位置然后设计。

❿ 用1K×4位的RAM芯片构成2K×8位的存储器,画出CPU和存储芯片的连接图.

分析：用1K×4位的RAM芯片构成2K×8位的存储器，1K×4位构成2K×8位单用字扩展或者单用位扩展无法解决问题，要字扩展和位扩展同时进行。画出CPU和存储芯片的连接图如下图：

1KB=2^10B，2KB=2^11B

(10)存储器与cpu的连接图扩展阅读：

存储信息一般是存储在存储器（ROM、RAM）上的 。

在实际应用中，经常出现一片ROM或RAM芯片不能满足对存储器容量需求的情况，这就需要用若干片ROM或RAM组合起来形成一个存储容量更大的存储器。而组合方式有字扩展和位扩展两种。

用多片位宽相同的存储器（ROM或RAM）芯片扩展包含更多存储器的过程。一般是在每个字的位数够而字的数目不够时使用。

生产的存储器芯片容量有限，在字数或字长方面与实际存储器要求有所差距，所以要在字向与位向两方面进行扩充，才能满足实际存储器的要求。

cpu对存储器进行读写操作时，首先由地址总线给出地址信号，然后再发出有关进行读操作与写操作的控制信号，最后在数据总线上进行信息交换。

把用位数较少的多片存储器（ROM或RAM）组合成位数更多的存储器的扩展方法。位扩展只是扩展的位数。