存储器编址方式

Ⅰ 编址单位与存储字长有联系吗关系是怎样的

有联系，编址单位的位数就是存储字长。

存储器中，存放一个二进制位的物理器件成为存储元，地址码相同的多个存储元构成一个存储单元，而存储单元的位数称为存储字长。也就是说，编址的单位是存储单元，而存储单元的位数为存储字长。

Ⅱ 一般CPU对I/O端口和存储空间编址方式有哪两种

201的吗
一种是统一编址，即端口地址空间与存储器地址空间合二为一的一种编址方式。这种编址方式使用将端口与存储器单元同样看待，使用存储器访问的指令进行 I/O 操作，因此指令多而灵活，缺点是端口地址要占用一部分存储器地址。

另一种是端口独立编址，即端口地址空间与存储器地址空间各自独立的一种编址方式。这种编址方式只有那些具有 I/O 读写控制线的处理器系统（如 8086 系统）才能使用。它有独立的端口地址空间，因此不占用存储器地址空间，有独立的 IO 输入输出指令，但指令一般寻址方式较少，比较不灵活。

Ⅲ 什么是编址方式

存储器是由一个个存储单元构成的，为了对存储器进行有效的管理，就需要对各个存储单元编上号，即给每个单元赋予一个地址码，这叫编址。经编址后，存储器在逻辑上便形成一个线性地址空间。

Ⅳ 什么是多模块存储器的低位交叉编址方式低位交叉编址如何提高存储性能

3.4.2多模块交叉存储器
1.存储器的模块化组织
一个由若干个模块组成的主存储器是线性编址的。
这些地址在各模块有两种安排方式：一种是顺序方式，一种是交叉方式。
顺序方式：某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，
通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。
交叉方式：地址码的低位字段经过译码选择不同的模块,而高位字段指向相应模块内的存储字。连续
地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块
流水式并行存取，大大提高存储器的带宽。
2.多模块交叉存储器的基本结构
四模块交叉存储器结构框图演示
每个模块各自以等同的方式与CPU传送信息。CPU同时访问四个模块，由存储器控制部件控制它们分时
使用数据总线进行信息传递。这是一种并行存储器结构。
下面做定量分析：我们认为模块字长等于数据总线宽度，模块存取一个字的存储周期为T，总线传送周期为τ，存储器的交叉模块数为m，为了实现流水线方式存取，应当满足
T=mτ （m=T/τ称为交叉存取度）
交叉存储器要求其模块数必须大于或等于m，以保证启动某模块后经mτ时间再次启动该模块时，它的上次存取操作已经完成。这样，连续读取m 个字所需的时间为
t1=T+(m-1)τ
而顺序方式存储器连续读取m个字所需时间为t2=mT.交叉存储器的带宽确实大大提高了。
m=4的流水线方式存取示意图如下
图3.31流水线方式存取示意图
【例4】 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期
T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?
【解】
顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：
q=64位×4=256位
顺序存储器和交叉存储器连续读出4个字所需的时间分别是：
t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)=200ns+30ns=350ns=35×10-7s
顺序存储器和交叉存储器的带宽分别是：
W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(35×10-7)=73×107［位/s］
3.二模块交叉存储器举例
二模块交叉存储器方框图演示
DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。刷新周期是在RAS有效下
输入刷新地址，此地址指示的一行所有存储元全部被再生。A20—A3的18位地址用于模块中256K个存储字
的选择。A2用模块选择 ，连续的存储字交错分布在两个模块上，偶地址在模块0，奇地址在模块1。
DRAM存储器需要逐行定时刷新，而且,DRAM芯片的读出是一种破坏性读出，因此在读取之后要立即按读
出信息予以充电再生。 这样，若CPU先后两次读取的存储字使用同一RAS选通信号的话，CPU在接收到第一
个存储字之后必须插入等待状态，直至前一存储字再生完毕才开始第二个存储字的读取。
无等待状态成块存取示意图演示
由于采用m=2的交叉存取度的成块传送，两个连续地址字的读取之间不必插入等待状态（零等待存取）。

Ⅳ I/O端口的编址方式有几种各有什么特点

常用的编址方式主要有I/O 统一编址和I/O独立编址。

• I/O统一编址

• 优点：

• 对I/O接口的操作与对存储器的操作完全相同，增强系统的I/O功能，访问外设端口的操作方便、灵活。

• 可以使外设数目或I/O寄存器数目只受总存储容量的限制，增加系统吞吐率。

• 使微机系统的读、写控制逻辑简单。
  

• 缺点：

• 占用了存储器的一部分地址空间，使可用内存空间减少。

• 访问内存的指令一般较长，执行速度较慢。

• 为了识别一个I/O端口，必须对全部地址线译码，增加了地址译码电路的复杂性，而且使外设寻址操作时间相对增长。
  

• I/O独立编址

• 优点：

• I/O端口地址不占用存储器地址空间。

• 地址译码简单，寻址速度较快。

• 使用专用I/O指令和真正的存储器访问指令有明显区别，可使程序编制得清晰，便于理解和检查。
  

• 缺点：

• 专用I/O指令类型少，使程序设计灵活性较差。

• 使用I/O指令只能在累加器和I/O端口间交换信息，处理能力不如统一编址强。

• 要求处理器能提供存储读写及I/O端口读写两组控制信号，增加控制逻辑的复杂性。
  

Ⅵ 8051单片机的编址方式是什么

MCS-51单片机的存储器编址方式采用与工作寄存器、I/O端口锁存器统一编址的方式。程序存储器和数据存储器空间好似相互独立的，各自有自己的寻址系统和控制信号，物理结构也不同。程序存储器为只读存储器（ROM），数据存储器为随机存储器（RAM）。
1、程序存储器常用来存放程序和表格常数。程序存储器以程序计数器PC作为地址指针，通过16位地址总线，可寻址的地址空间为64K，片内、片外统一编址。在程序存储器中有些特殊的单元在使用时应加以注意。其中一组特殊的单元是0000H~0002H单元，在系统复位之后，PC为0000H，单片机从0000H开始执行程序，该单元是系统执行陈故乡的起始地址，通常在该地址中存放一条跳转指令，而用户程序从跳转地址开始存放程序。另外一组特殊单元为0003H~0021AH，这40个单元被均匀的分为5份，其定义如下：
0003H~000AH：外部中断0的中断地址区
000BH~0012H：定时器/计数器0的中断地址区
0013H~001AH：外部中断1的中断地址区
001BH~0022H：定时器/计数器1的中断地址区
0023H~002AH：串行中断地址区
可见以上40个单元是专门用于存放中断处理程序的地址单元，中断响应后，按中断的类型自动转到各自的终端区去执行程序。从上面看出，每个终端服务程序只有8个字节单元，用8个字节来存放一个中断服务程序显然是不可能的。通常情况下好似在中断响应的地址区存放一条无条件转移指令，指向程序存储器的真正存放终端服务程序的空间去执行。
2、MCS-51单片机的数据存储器无论在物理上或者逻辑上都是分为两个地址空间，一个为内部数据存储器，访问内部数据存储器用MOV指令；另外一个为外部数据存储器，访问外部数据存储器用MOVX指令。8051内部有128个8位数据存储单元和128个专用寄存器单元，这些单元是统一编址的，专用寄存器只能用于存放控制指令数据。所以，用户能使用的RAM只有00H~7FH单元组成的128字节地址空间，可以存放读写的数据或者运算的中间结果；80H~FFH单元组成的高128字节地址空间的特殊功能寄存器（SFR）区，只能访问，而不能用于存放用户数据。片内RAM的低128字节还可以分成工作寄存器区，可位寻址区和一般RAM去3个区域。

Ⅶ 一般存储器和外设的编址方式有____________和_____________________。

一般存储器和外设的编址方式有__独立编址___和____统一编址___。
51单片机的地址译码方式有__线选法____和_____译码法____。

Ⅷ 8051哈佛结构中，数据存储器和程序存储器的编址方式

我记得是这样的：

①哈佛结构：数据与程序是分开的，也就是分开编址的。
②冯·诺依曼结构：数据与程序不是分开的，也就是联系在一起的。
当然8051的CPU是从寄存器获取指令地址的，而且指令地址与数据地址是互相独立的，比如0xFF可以是指令地址，也可能是数据地址，因此需要指明类型。正因为指令地址与数据地址相互独立，所以可以认为8051是哈佛结构（有人认为Arm9才是完整的哈佛结构）。
以上纯属个人理解，难免会有错误，望见谅！