存储器框图

Ⅰ 画出该存储器的组成逻辑框图

按大小来看，一共需要16块DRAM芯片，将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根据储存容量除以数据宽度来确定）。将地址线的低14位作为全部DRAM芯片的地址，然后将高2位作为组片选信号，即选择各组输出的32位数据。

Ⅱ 计算机硬件系统五大部分框图

输入设备，输出设备，运算器，控制器，存储器
1、运算器
运算器是进行算术、逻辑运算的部件。
2、控制器
控制器是实现计算机各部分联系及程序自动执行的部件，其功能是从内存中依次取出命令，产生控制信号，向其他部件发出指令，指挥整个运算过程。控制器是统一指挥、协调其他部件的中枢。
注1：人们常把运算器和控制器二者制做在一起称为中央处理器，简称CPU。
3、存储器
存储器是存储信息的部件，分为内存、外存。内存在控制器的指挥下，与运算器、输入/输出设备交换信息。外存是为了弥补内存的不足而设置的，在控制器的控制下，它与内存成批交换数据。
注2：把运算器、控制器、内存三者合称为主机。
4、输入设备
输入设备是把数据和程序转换成电信号，并把电信号送入内存的部件。如：键盘、鼠标、扫描仪、麦克、游戏操作杆等。
5、输出设备
输出设备是把计算机处理的结果送到主机外的部件。如：显示器、打印机、音箱等。

Ⅲ 用32K*8位的EPROM芯片组成128K*16位的只读存储器,储存器的组成框图怎样画

X*Y位，其中，X芯片的存储单元格数，Y每个存储单元存储数据的位数。所以，对于一片芯片来说。

由X能知道需要多大的地址缓存才能够表示所有的地址，由Y能知道需要多大的数据缓存。首先是X，按照2进制，1024就是1K，也就是2的10次方，也就是1K。

(3)存储器框图扩展阅读：

用1K×4位的DRAM芯片构成4K×8位存储器。是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。

每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。

使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。

Ⅳ 16k*8位SRAM芯片构成64k*16位的存储器,要求画出该存储器的组成逻辑框图

首先要满足位宽的要求，2片16*8并行组成16*16的结构，地址线相同，数据线扩展，然后在满足容量用4个16*16的结构构成64*16，地址线扩展，数据线相同，地址线上多数要加译码器来片选，常见3-8译码器138。

Ⅳ 有一个16K*16位的存储器,由1K*4位的DRAM芯片构成,画出存储体的组成框图

按大小来看，一共需要16块DRAM芯片，将每四块分为一组
，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线
（可以根据储存容量除以数据宽度来确定）。
将地址线的低14位作为全部DRAM芯片的地址，然后将高2位作为组片选信号，
即选择各组输出的32位数据。

Ⅵ 用16k*8位的SRAM芯片构成64k*16位的存储器，试画出该存储器的组成逻辑框图

共八个SRAM,每四片串联（地址线并联,数据线连一起），得到两组64K*8的存储组，然后将两组并联(地址线连一起，数据线并联)即64K*16BIT，地址分配可分为8个块区，高低字节分别译码选择，然后进行四个16K的寻址，访问具体数据的映射地址。

首先要满足位宽的要求，2片16*8并行组成16*16的结构，地址线相同，数据线扩展，然后在满足容量用4个16*16的结构构成64*16，地址线扩展，数据线相同，地址线上多数要加内译码器容来片选，常见3-8译码器138。

(6)存储器框图扩展阅读：

存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。

主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。

Ⅶ 计算机存储体组成框图

评论 ┆ 举报

最佳答案此答案由提问者自己选择，并不代表网络知道知识人的观点

回答：陈晓爱郭峰
学姐
12月1日 16:06 开始-所有程序-附件-计算器

Ⅷ 以存储器为中心的计算机结构框图各箭头分别表示什么

程序流程图中带箭头的线段表示控制流。数据流程图中带箭头的线段表示数据流。
在现代计算机结构中，是以存储器为中心的结构，数据和程序直接存储到存储器中，输出设备也可以直接从存储器直接取走计算结果。这样，运算器减轻了工作，它可以更加专注于计算，以此提高工作效率。

Ⅸ 用32K×8位DRAM芯片扩展128K×16位的存储器。要求画出该存储器的组成逻辑框图

2K*8的芯片所以地址线为15条，即A0~A14，数据线为8，将32K*8芯片组成128K*16的只读器，所以首先位扩展将数据线8扩展到16，即D0~D15，然后字扩展32K是15条地址线，128是17条地址线，所以要用2/4译码器将地址线15扩展到17，需要用到的芯片是(128/32)*(16/8)=8，连接如图所示！红色为A0~A14的地址总线。
PS：地址线的计算：32K=1K*32 1K=2^10 32=2^5，所以32K=2^10*2^5=2^15,所以等于15条地址线，

Ⅹ 用1K×4位的DRAM芯片构成4K×8位存储器。问需要多少个这样的DRAM芯片画出该存储器的组成逻辑框图。

芯片数=总容量/容量=4k*8÷1k*4=8片。将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根版据储存容量除以数据宽度来确定）。

将32K*8芯片组成128K*16的只读度器，所以首先位扩展将数据线8扩展到16，即D0~D15，然问后字扩展32K是15条地址线，128是17条地址线，所以要答用2/4译码器将地址线15扩展到17，需要用到的芯片是(128/32)*(16/8)=8，连接如图所示！红色为A0~A14的地址总线。

(10)存储器框图扩展阅读：

用1K×4位的DRAM芯片构成4K×8位存储器。是一个64K 1bit的DRAM芯片，将8片并接起来，可以构成64KB的动态存储器。

每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。

当要从DRAM芯片中读出数据时，CPU 首先将行地址加在A0-A7上，而后送出RAS 锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。