arm存储系统

㈠ ARM 一共有多少种内核，最新的是什么

1.3.2 ARM内核种类分类
带有ARM内核的处理器大概有千种以上，这里不做介绍。下面主要对各类ARM处理器的几个重要内核版本做一个简要介绍。
1．ARM7处理器
ARM7处理器采用了ARMV4T（冯·诺依曼）体系结构，这种体系结构将程序指令存储器和数据存储器合并在一起。主要特点就是程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址及数据总线，程序指令和数据的宽度相同。这样，处理器在执行指令时，必须先从存储器中取出指令进行译码，再取操作数执行运算。总体来说ARM7体系结构具有三级流水、空间统一的指令与数据Cache、平均功耗为0.6mW/MHz、时钟速度为66MHz、每条指令平均执行1.9个时钟周期等特性。其中的ARM710、ARM720和ARM740为内带Cache的ARM核。ARM7指令集同Thumb指令集扩展组合在一起，可以减少内存容量和系统成本。同时，它还利用嵌入式ICE调试技术来简化系统设计，并用一个DSP增强扩展来改进性能。ARM7体系结构是小型、快速、低能耗、集成式的RISC内核结构。该产品的典型用途是数字蜂窝电话和硬盘驱动器等，目前主流的ARM7内核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T。现在市场上用得最多的ARM7处理器有Samsung公司的S3C44BOX与S3C4510处理器、Atmel公司的AT91FR40162系列处理器、Cirrus公司的EP73xx系列等。通常来说前两三年大部分手机基带部分的应用处理器基本上都以ARM7为主。还有很多的通信模块，如CDMA模块、GPRS模块和GPS模块中都含有ARM7处理器。
2．ARM9、ARM9E处理器
ARM9处理器采用ARMV4T（哈佛）体系结构。这种体系结构是一种将程序指令存储和数据存储分开的存储器结构，是一种并行体系结构。其主要特点是程序和数据存储在不同的存储空间中，即程序存储器和数据存储器。它们是两个相互独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统中的4套总线，程序的数据总线和地址总线，数据的数据总线和地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获取指令字和操作数，从而提高了执行速度，使数据的吞吐量提高了一倍。又由于程序和数据存储器在两个分开的物理空间中，因而取指和执行能完全重叠。ARM9采用五级流水处理及分离的Cache结构，平均功耗为0.7mW/MHz。时钟速度为120MHz~200MHz，每条指令平均执行1.5个时钟周期。与ARM7处理器系列相似，其中的ARM920、ARM940和ARM9E处理器均为含有Cache的CPU核，性能为132MIPS（120MHz时钟，3.3V供电）或220MIPS（200MHz时钟）。ARM9处理器同时也配备Thumb指令扩展、调试和Harvard总线。在生产工艺相同的情况下，性能是ARM7TDMI处理器的两倍之多。常用于无线设备、仪器仪表、联网设备、机顶盒设备、高端打印机及数码相机应用中。ARM9E内核是在ARM9内核的基础上增加了紧密耦合存储器TCM及DSP部分。目前主流的ARM9内核是ARM920T、ARM922T、ARM940。相关的处理器芯片有Samsung公司的S3C2510、Cirrus公司的EP93xx系列等。主流的ARM9E内核是ARM926EJ-S、ARM946E-S、ARM966E-S等。目前市场上常见的PDA，比如说PocketPC中一般都是用ARM9处理器，其中以Samsung公司的S3C2410处理器居多。
3．ARM10E处理器
ARM10E处理器采用ARMVST体系结构，可以分为六级流水处理，采用指令与数据分离的Cache结构，平均功耗1000mW，时钟速度为300MHz，每条指令平均执行1.2个时钟周期。ARM10TDMI与所有ARM核在二进制级代码中兼容，内带高速32×16 MAC，预留DSP协处理器接口。其中的VFP10（向量浮点单元）为七级流水结构。其中的ARM1020T处理器则是由ARMl0TDMI、32KB指令、数据Caches及MMU部分构成的。其系统时钟高达300MHz时钟，指令Cache和数据Cache分别为32KB，数据宽度为64位，能够支持多种商用操作系统，适用于下一代高性能手持式因特网设备及数字式消费类应用。主流的ARM10内核是ARM1020E、ARM1022E、ARM1026EJ-S等。
4．SecurCore处理器
SecurCore系列处理器提供了基于高性能的32位RISC技术的安全解决方案，该系列处理器具有体积小、功耗低、代码密度大和性能高等特点。另外最为特别的就是该系列处理器提供了安全解决方案的支持。采用软内核技术，以提供最大限度的灵活性，以及防止外部对其进行扫描探测，提供面向智能卡的和低成本的存储保护单元MPU，可以灵活地集成用户自己的安全特性和其他的协处理器，目前含有SC100、SC110、SC200、SC210 4种产品。
5．StrongARM处理器
StrongARM处理器采用ARMV4T的五级流水体系结构。目前有SA110、SA1100、SA1110等3个版本。另外Intel公司的基于ARMv5TE体系结构的XScale PXA27x系列处理器，与StrongARM相比增加了I/D Cache，并且加入了部分DSP功能，更适合于移动多媒体应用。目前市场上的大部分智能手机的核心处理器就是XScale系列处理器。
6．ARM11处理器
ARM11处理器系列可以在使用130nm代工厂技术、小至2.2mm2芯片面积和低至0.24mW/MHz的前提下达到高达500MHz的性能表现。ARM11处理器系列以众多消费产品市场为目标，推出了许多新的技术，包括针对媒体处理的SIMD，用以提高安全性能的TrustZone技术，智能能源管理（IEM），以及需要非常高的、可升级的超过2600 Dhrystone 2.1 MIPS 性能的系统多处理技术。主要的ARM11处理器有ARM1136JF-S、ARM1156T2F-S、ARM1176JZF-S、ARM11 MCORE等多种。
下面对几个ARM处理器内核做了简单的介绍。可以注意到，随着处理器内核技术的发展，处理器的速度越来越快，其主要得益于ARM流水线的技术发展。
这里对各类处理器核的ARM流水线做一下对比，如图1-1所示。

图1 1 ARM处理器内核流水线
另外按照市场应用，ARM处理器内核大体可以分成如下表的Embedded Core、Application Core、Secure Core 3个部分，如表1-1所示。
表1 1 ARM处理器分类

处理器内核分类
具体的处理器IP核
应 用 市 场

Embedded Core
ARM7TDMI、ARM946E-S、

ARM926EJ-S
无线、网络应用、汽车电子

Application Core
ARM926EJ-S、ARM1026EJ-S、ARM11
消费类市场、多媒体数码产品

Secure Core
SC110、SC110、SC200、SC210
智能卡、身份识别

前面描述了ARM处理器的各种体系结构，接下来简单回顾一下ARM处理器的工作模式及处理器内部的CPU寄存器及异常中断处理等机制。

㈡ ARM的概念

概述

ARM（Advanced RISC Machines）处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器。更早称作Acorn RISC Machine。
ARM处理器本身是32位设计，但也配备16位指令集。一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。
ARM的Jazelle技术使Java加速得到比基于软件的Java虚拟机(JVM)高得多的性能，和同等的非Java加速核相比功耗降低80%。CPU功能上增加DSP指令集提供增强的16位和32位算术运算能力，提高了性能和灵活性。ARM还提供两个前沿特性来辅助带深嵌入处理器的高集成SoC器件的调试，它们是嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列。
编辑本段
特点

ARM处理器的三大特点是：耗电少功能强、16位/32位双指令集和合作伙伴众多。
1、体积小、低功耗、低成本、高性能；
2、支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；
3、大量使用寄存器，指令执行速度更快；
4、大多数数据操作都在寄存器中完成；
5、寻址方式灵活简单，执行效率高；
6、指令长度固定。
编辑本段
结构

体系结构
1 CISC（ComplexInstructionSetComputer，复杂指令集计算机）
在CISC指令集的各种指令中，大约有20%的指令会被反复使用，占整个程序代码的80%。而余下的80%的指令却不经常使用，在程序设计中只占20%。
2 RISC（RecedInstructionSetComputer，精简指令集计算机）
RISC结构优先选取使用频最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻址方式种类减少；以控制逻辑为主，不用或少用微码控制等
RISC体系结构应具有如下特点：
1采用固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种。
2使用单周期指令，便于流水线操作执行。
3大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/存储指令可以访问存储器，以提高指令的执行效率。
除此以外，ARM体系结构还采用了一些特别的技术，在保证高性能的前提下尽量缩小芯片的面积，并降低功耗：
4所有的指令都可根据前面的执行结果决定是否被执行，从而提高指令的执行效率。
5可用加载/存储指令批量传输数据，以提高数据的传输效率。
6可在一条数据处理指令中同时完成逻辑处理和移位处理。
7在循环处理中使用地址的自动增减来提高运行效率。
寄存器结构
ARM处理器共有37个寄存器，被分为若干个组（BANK），这些寄存器包括：
131个通用寄存器，包括程序计数器（PC指针），均为32位的寄存器。
26个状态寄存器，用以标识CPU的工作状态及程序的运行状态，均为32位，目前只使用了其中的一部分。
指令结构
ARM微处理器的在较新的体系结构中支持两种指令集：ARM指令集和Thumb指令集。其中，ARM指令为32位的长度，Thumb指令为16位长度。Thumb指令集为ARM指令集的功能子集，但与等价的
ARM代码相比较，可节省30%～40%以上的存储空间，同时具备32位代码的所有优点。
编辑本段
ARM处理器模式

处理器模式 说明
用户模式(usr) ARM处理器正常的程序执行状态
系统模式(sys) 运行具有特权的操作系统任务
快中断模式(fiq) 支持高速数据传输或通道处理
管理模式(svc) 操作系统保护模式
数据访问终止模式(abt) 用于虚拟存储器及存储器保护
中断模式(irq) 用于通用的中断处理
未定义指令终止模式(und) 支持硬件协处理器的软件仿真
除用户模式外，其余6种模式称为非用户模式或特权模式；用户模式和系统模式之外的5种模式称为异常模式。ARM处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。
编辑本段
体系结构扩充

当前ARM体系结构的扩充包括：
·Thumb 16位指令集，为了改善代码密度；
·DSP DSP应用的算术运算指令集；
·Jazeller 允许直接执行Java字节码。
ARM处理器系列提供的解决方案有：
·无线、消费类电子和图像应用的开放平台；
·存储、自动化、工业和网络应用的嵌入式实时系统；
·智能卡和SIM卡的安全应用。
编辑本段
历史

1978年12月5日，物理学家赫尔曼·豪泽（Hermann Hauser）和工程师Chris Curry，在英国剑桥创办了CPU公司（Cambridge Processing Unit），主要业务是为当地市场供应电子设备。1979年，CPU公司改名为Acorn计算机公司。
起初，Acorn公司打算使用摩托罗拉公司的16位芯片，但是发现这种芯片太慢也太贵。"一台售价500英镑的机器，不可能使用价格100英镑的CPU！"他们转而向Intel公司索要80286芯片的设计资料，但是遭到拒绝，于是被迫自行研发。
1985年，Roger Wilson和Steve Furber设计了他们自己的第一代32位、6M Hz的处理器， Roger Wilson和Steve Furber[1]用它做出了一台RISC指令集的计算机，简称ARM（Acorn RISC Machine）。这就是ARM这个名字的由来。
RISC的全称是"精简指令集计算机"（reced instruction set computer），它支持的指令比较简单，所以功耗小、价格便宜，特别合适移动设备。早期使用ARM芯片的典型设备，就是苹果公司的牛顿PDA。
20世纪80年代后期，ARM很快开发成Acorn的台式机产品，形成英国的计算机教育基础。
1990年11月27日，Acorn公司正式改组为ARM计算机公司。苹果公司出资150万英镑，芯片厂商VLSI出资25万英镑，Acorn本身则以150万英镑的知识产权和12名工程师入股。公司的办公地点非常简陋，就是一个谷仓。 20世纪90年代，ARM 32位嵌入式RISC(Reced lnstruction Set Computer)处理器扩展到世界范围，占据了低功耗、低成本和高性能的嵌入式系统应用领域的领先地位。ARM公司既不生产芯片也不销售芯片，它只出售芯片技术授权。
编辑本段
市场前景

微软公司（2011年）宣布，下一版Windows将正式支持ARM处理器。这是计算机工业 arm处理器[2]发展历史上的一件大事，标识着x86处理器的主导地位发生动摇。目前在移动设备市场，ARM处理器的市场份额超过90%；在服务器市场，今年（2011年）就会有2.5GHz的服务器上市；在桌面电脑市场，现在又有了微软的支持。ARM成为主流，恐怕指日可待。难怪有人惊呼，Intel公司将被击败！
与这场轰轰烈烈的变革相比，它的主角ARM公司却没有受到太多的关注，显得不太起眼。这家远离硅谷、位于剑桥大学的英国公司，到底是怎么走到今天的，居然能将芯片巨人Intel拉下马？
展望未来，即使Intel成功地实施了Atom战略，将x86芯片的功耗和价格大大降低，它与ARM竞争也将非常吃力。因为ARM的商业模式是开放的，任何厂商都可以购买授权，所以未来并不是Intel vs. ARM，而是Intel vs. 世界上所有其他半导体公司。那样的话，Intel的胜算能有多少呢？

㈢ ARM嵌入式系统，加载和存储的区别

加载:取指令或数据!
存储:将运算好的数据放入存储单元!~

㈣ ARM的意思是什么

ARM 即Advanced RISC Machines的缩写,既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。

1985年4月26日，第一个ARM原型在英国剑桥的Acorn计算机有限公司诞生，由美国加州SanJoseVLSI技术公司制造。

20世纪80年代后期，ARM很快开发成Acorn的台式机产品，形成英国的计算机教育基础。

1990年成立了Advanced RISC Machines Limited(后来简称为ARM Limited，ARM公司)。20世纪90年代，ARM 32位嵌入式RISC(Reced lnstruction Set Computer)处理器扩展到世界范围，占据了低功耗、低成本和高性能的嵌入式系统应用领域的领先地位。ARM公司既不生产芯片也不销售芯片，它只出售芯片技术授权。

1991 年 ARM 公司成立于英国剑桥，主要出售芯片设计技术的授权。目前，采用 ARM技术知识产权（ IP ）核的微处理器，即我们通常所说的 ARM 微处理器，已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 ％以上的市场份额， ARM 技术正在逐步渗入到我们生活的各个方面。

ARM 公司是专门从事基于 RISC 技术芯片设计开发的公司，作为知识产权供应商，本身不直接从事芯片生产，靠转让设计许可由合作公司生产各具特色的芯片，世界各大半导体生产商从ARM公司购买其设计的 ARM 微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的 ARM 微处理器芯片进入市场。目前，全世界有几十家大的半导体公司都使用 ARM 公司的授权，因此既使得 ARM 技术获得更多的第三方工具、制造、软件的支持，又使整个系统成本降低，使产品更容易进入市场被消费者所接受，更具有竞争力。

ARM处理器的三大特点是：耗电少功能强、16位/32位双指令集和众多合作伙伴。

ARM商品模式的强大之处在于它在世界范围有超过100个的合作伙伴(Partners）。ARM 是设计公司，本身不生产芯片。采用转让许可证制度，由合作伙伴生产芯片。

当前ARM体系结构的扩充包括：

·Thumb 16位指令集，为了改善代码密度；

·DSP DSP应用的算术运算指令集；

·Jazeller 允许直接执行Java字节码。

ARM处理器系列提供的解决方案有：

·无线、消费类电子和图像应用的开放平台；

·存储、自动化、工业和网络应用的嵌入式实时系统；

·智能卡和SIM卡的安全应用。

ARM处理器本身是32位设计，但也配备16位指令集。一般来讲存储器比等价32位代码节省达35％，然而保留了32位系统的所有优势。ARM的Jazelle技术使Java加速得到比基于软件的Java虚拟机(JVM)高得多的性能，和同等的非Java加速核相比功耗降低80％。CPU功能上增加DSP指令集提供增强的16位和32位算术运算能力，提高了性能和灵活性。ARM还提供两个前沿特性来辅助带深嵌入处理器的高集成SoC器件的调试，它们是嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列。

当前有5个产品系列——ARM7、ARM9、ARM9E、ARM10和SecurCore。

1、ARM7系列

优化用于对价位和功耗敏感的消费应用的低功耗32位核，有：

·嵌入式ICE-RT逻辑；

·非常低的功耗；

·三段流水线和冯·诺依曼结构，提供0.9MIPS/MHz。

2、SecurCore SC100特为安全市场设计，带特定的抗拒窜改和反工程的特性。还带灵活的保护单元确保操作系统和应用数据的安全。

3、ARM9系列

高性能和低功耗领先的硬宏单元，带有：

·5段流水线；

·哈佛结构提供1.1MIPS/MHz。

ARM920T和ARM922T内置全性能的MMU、指令和数据cache和高速AMBA总线接口。AMBA片上总线是一个开放标准，已成为SoC构建和IP库开发的事实标准。AMBA先进的高性能总线(AHB)接口现由所有新的ARM核支持，提供开发全综合设计系统。

ARM940T内置指令和数据cache、保护单元和高速AMBA总线接口。

4、ARM9E系列

可综合处理器，带有DSP扩充和紧耦合存储器(TCM)接口，使存储器以完全的处理器速度运转，可直接连接到内核上。

ARM966E-S用于硅片尺寸重要，而对cache没要求的实时嵌入式应用，可配置TCM大小：0、4K、8K、16K，最大达64M。

ARM946E-S内置集成保护单元，提供实时嵌入式操作系统的cache核方案。

ARM926ET-S带Jazelle扩充、分开的指令和数据高速AHB接口及全性能MMU。

VFP9 向量浮点可综合协处理器进一步提高ARM9E处理器性能，提供浮点操作的硬件支持。

5、ARM10系列

硬宏单元，带有：

·64位AHB指令和数据接口；

·6段流水线；

·1.25MIPS/MHz；

·比同等的ARM9器件性能提高50％。

两种新的先进的节能方式得到了异常低的耗电。VFP10协处理器完善地依从ARM10器件提供高性能的浮点解决方案。

㈤ ARM单片机的程序存储器在哪…它和其他单片机一样嘛内部带有存储器…

你要看是哪种型号的ARM了，像S3C44B0X、S3C2410、2440等内部是没有ROM的，只能在片外连接ROM来存储程序或者OS。还有的ARM片内有ROM，因此把程序或者OS存储在片内的ROM中。

㈥ 为什么需要基于arm处理器的存储服务器

小型企业通常通过直接连接到他们的个人电脑和服务器的磁盘驱动器存储他们的数据，我们称之为直接附加存储(DAS)。当一个组织变得足够大，数据分散在一堆设备中，并可能被设计不佳的网络，密码和其他访问控制隐藏，文件共享成为一项挑战。存储服务器演变以满足这个基本的业务需求。
企业存储服务器的销售有两大类型 - 存储区域网络(SAN)和网络附加存储(NAS)。它们重要的设计特点，都具有一个中心的接触点到企业网络，以满足网络上其他服务器到SAN或NAS的所有的文件请求。我们称之为“存储设备”。多年来，存储设备已经成为全面的服务器。有些存储设备被设计来处理数量庞大的文件操作请求。现在，戴尔，惠普和IBM都出售自己品牌的NAS和SAN存储设备，除了EMC(它在2004年收购了VMware)和NetApp等行业领袖。
因为SAN和NAS存储设备成为全面的服务器，它们基于共享的组件构建，包括那些至强核心。但它们其实不同于那些作为服务器销售的产品，它们是有自己的设计和功能集的专用产品。
云计算改变了传统的公式。对于云架构师来说，单点访问就是单点故障。于是，他们开始基于商品服务器设计了一套新的分布式存储架构，每个服务器有本地DAS，以一个高度可扩展的网络连接。分布式存储架构已经大规模部署，在我们大多数人每天使用的Web服务。
网络巨头喜欢开源有很多种原因，但这里的好处是，他们支持开源开发者的生态系统，开源开发者正在设计分布式对象存储软件项目，如Swift，Ceph和GlusterFS(现已并入红帽存储)。
所以，基于商用服务器硬件的开源分布式式对象存储系统现在很容易获得。云用户希望能够降低硬件成本，同时保持可扩展性和性能，还希望能够降低部分实际上并不存储数据的存储服务器的功耗。

㈦ ARM7，ARM9和ARM11的区别 ARM处理器解析

ARM7、ARM9和ARM11的区别 ARM处理器解析

ARM7是冯诺依慢结构,三级流水线结构
ARM9、ARM11是哈佛结构，5级流水线结构，所以性能要高一点。
ARM9和ARM11大多带内存管理器，跑操作系统好一点，ARM7适合裸奔。

我们惯称的 ARM9系列中又存在ARM9与ARM9E两个系列，其中ARM9 属于ARM v4T架构，典型处理器如ARM9TDMI和ARM922T；而ARM9E属于ARM v5TE架构，典型处理器如ARM926EJ和ARM946E。因为后者的芯片数量和应用更为广泛，所以我们提到ARM9的时候更多地是特指ARM9E系 列处理器(主要就是ARM926EJ和ARM946E这两款处理器)。下面关于ARM9的介绍也是更多地集中于ARM9E。

ARM7处理器和ARM9E处理器的流水线差别

对嵌入式系统设计者来说，硬件通常是第一考虑的因素。针对处理器来说，流水线则是硬件差别的最明显标志，不同的流水线设计会产生一系列硬件差异。让我们来比较一下ARM7和ARM9E的流水线，

ARM9E从ARM7的3级流水线增加到了5级，ARM9E的流水线中容纳了更多的逻辑操作，但是每一级的逻辑操作却变得更为简单。比如原来 ARM7的第三级流水，需要先内部读取寄存器、然后进行相关的逻辑和算术运算，接着处理结果回写，完成的动作非常复杂；而在ARM9E的5级流水中，寄存 器读取、逻辑运算、结果回写分散在不同的流水当中，使得每一级流水处理的动作非常简洁。这就使得处理器的主频可以大幅度地提高。因为每一级流水都对应 CPU的一个时钟周期，如果一级流水中的逻辑过于复杂，使得执行时间居高不下，必然导致所需的时钟周期变长，造成CPU的主频不能提升。所以流水线的拉 长，有利于CPU主频的提高。在常用的芯片生产工艺下，ARM7一般运行在100MHz左右，而ARM9E则至少在200MHz以上。

ARM9E处理器的存储器子系统

像ARM926EJ 和ARM946E这两个最常见的ARM9E处理器中，都带有一套存储器子系统，以提高系统性能和支持大型操作系统。如图2所示，一个存储器子系统包含一个 MMU(存储器管理单元)或MPU(存储器保护单元)、高速缓存(Cache)和写缓冲(Write Buffer)；CPU通过该子系统与系统存储器系统相连。

高速缓存和写缓存 的引入是基于如下事实，即处理器速度远远高于存储器访问速度；如果存储器访问成为系统性能的瓶颈，则处理器再快也是浪费，因为处理器需要耗费大量的时间在 等待存储器上面。高速缓存正是用来解决这个问题，它可以存储最近常用的代码和数据，以最快的速度提供给CPU处理(CPU访问Cache不需要等待)。

复杂处理器内部的存储器子系统。

MMU则是用来支持存储器管理的硬件单元，满足现代平台操作系统内存管理的需要；它主要包括两个功能：一是支持虚拟/物理地址映射，二是提供不同存储器地址空间的保护机制。一个简单的例子可以帮助我们理解MMU的功能，

在一个操作系统下，程序开发人员都是在操作系统给定的API和编程模型下开发程序；操作系统通常只开放一个确定的存储器地址空间给用户。这样就带来 一个直接的问题，所有的应用程序都使用了相同的存储器地址空间，如果这些程序同时启动的话(在现在的多任务系统中这是非常常见的)，就会产生存储器访问冲 突。那操作系统是如何来避免这个问题的呢？

操作系统会利用MMU硬件单元完成 存储器访问虚拟地址到物理地址的转换。所谓虚拟地址就是程序员在程序中使用的逻辑地址，而物理地址则是真实存储器单元的空间地址。MMU通过一定的规则， 可以把相同的虚拟地址映射到不同的物理地址上去。这样，即使有多个使用相同虚拟地址的程序进程启动，也可以通过MMU调度把它们映射到不同的物理地址上 去，不会造成系统错误。

MMU的功能和作用。

MMU 处理地址映射功能之外，还能给不同的地址空间设置不同的访问属性。比如操作系统把自己的内核程序地址空间设置为用户模式下不可访问，这样的话用户应用程序 就无法访问到该空间，从而保证操作系统内核的安全性。MPU与MMU的区别在于它只有给地址空间设置访问属性的功能而没有地址映射功能。

Cache以及MMU等硬件单元的引入，给系统程序员的编程模型带来了许多全新的变化。除了需要掌握基本的概念和使用方法之外，下面几个针对系统优化的点既有趣又重要：

1、系统实时性考虑

因 为保存地址映射规则的页表(Page Table)非常庞大，通常MMU中只是存储器了常用的一小段页表内容，大部分页表内容都存储于主存储器里面；当调用新的地址映射规则时，MMU可能需要 读取主存储器来更新页表。这在某些情况下会造成系统实时性的丢失。比如当需要执行一段关键的程序代码时，如果不巧这段代码使用的地址空间不在当前MMU的 页表处理范围里面，则MMU首先需要更新页表，然后完成地址映射，接着才能相应存储器访问；整个地址译码过程非常长，给实时性带来非常大的不利影响。所以 一般来说带MMU和Cache的系统在实时性上不如一些简单的处理器；不过也有一些办法能够帮助提高这些系统的实时效率。

一 个简单的办法是在需要的时候关闭MMU和Cache，这样就变成一个简单处理器了，可以马上提高系统实时性。当然很多情况下这不可行；在ARM的MMU和 Cache设计中，有一个锁定的功能，就是说你可以指定某一块页表在MMU中不会被更新掉，某一段代码或数据可以在Cache中锁定而不会被刷新掉；程序 员可以利用这个功能来支持那些实时性要求最高的代码，保证这些代码始终能够得到最快的响应和支持。

2、系统软件优化

在 嵌入式系统开发中，很多系统软件优化的方法都是相同和通用的，多数情况下这种规则也适用于ARM9E架构上。如果你已经是一个ARM7的编程高手，那么恭 喜你，以前你掌握的优化方法完全可以用在新的ARM9E平台上，但是会有一些新的特性需要你加倍注意。最重要的便是Cache的作用，Cache本身并不 带来编程模型和接口的变化，但是如果我们考察Cache的行为，就能够发现对于软件优化，Cache是有比较大的影响的。

Cache 在物理上就是一块高速SRAM，ARM9E的Cache组织宽度(cache line)都是4个word(也就是32个字节)；Cache的行为受系统控制器控制而不是程序员，系统控制器会把最近访问存储器地址附近的内容复制到 Cache中去，这样，当CPU访问下一个存储器单元的时候(这个访问既可能是取指，也可能是数据)，可能这个存储器单元的内容已经在Cache里了，所 以CPU不需要真的到主存储器上去读取内容，而直接读取Cache高速缓存上面的内容就可以了，从而加快了访问的速度。从Cache的工作原理我们可以看 到，其实Cache的调度是基于概率的，CPU要访问的数据既可能在Cache中已经存在(Cache hit)，也可能没有存在(Cache miss)。在Cache miss的情况下，CPU访问存储器的速度会比没有Cache的情况更坏，因为CPU除了要从存储器访问数据以外，还需要处理Cache hit或miss的判断，以及Cache内容的刷新等动作。只有当Cache hit带来的好处超过Cache miss带来的牺牲的时候，系统的整体性能才能得到提高，所以Cache的命中率成为一个非常重要的优化指标。

根 据Cache行为的特点，我们可以直观地得到提高Cache命中率的一些方法，如尽可能把功能相关的代码和数据放置在一起，减少跳转次数；跳转经常会引起 Cache miss。保持合适的函数大小，不要书写太多过小的函数体，因为线性的程序执行流程是最为Cache友好的。循环体最好放置在4个word对齐的地址，这 样就能保证循环体在Cache中是行对齐的，并且占用最少的Cache行数，使得被多次调用的循环体得到更好的执行效率。

性能和效率的提升

前 面介绍了ARM9E相比于ARM7性能上的提高，这不仅表现在ARM9E有更快的主频、更多的硬件特性上面，还体现在某些指令的执行效率上面。执行效率我 们可以用CPU的时钟周期数(Cycle)来衡量；运行同一段程序，ARM9E的处理器可以比ARM7节省大约30%左右的时钟周期。

效 率的提高主要来自于ARM9E对于Load-Store指令执行效率的增强。我们知道在RISC架构的处理器中，程序中大约有30%的指令是Load- Store指令，这些指令的效率对系统效率的贡献是最明显的。ARM9E中有两个因素帮助提高Load-Store指令的效率：

1)ARM9内核是哈佛架构，拥有独立的指令和数据总线；相对应，ARM7内核是指令和数据总线复用的冯?诺依曼架构。

2)ARM9的5级流水线设计把存储器访问和寄存器写回放在不同的流水上面。

两 者结合，使得在指令流的执行过程中每个CPU时钟周期都可以完成一个Load或Store指令。下面的表格比较了ARM7和ARM9处理器之间的Load -Store指令。从中可以看出所有的Store指令ARM9比ARM7省1个周期，Load指令可以省2个周期(在没有互锁的情况下，编译工具能够通过 编译优化消除大多数的互锁可能)。

综合各种因素，ARM9E处理器拥有非常强大的性能。但是在实际的系统设计中，设计人员并不总是把处理器性能开到最大，理想情况是把处理器和系统运行频率降 低，使得性能刚好能满足应用需求；达到节省功耗和成本的目的。在评估系统能够提供的处理器能力过程中，DMIPS指标被很多人采用；同时它也被广泛应用于 不同处理器间的性能比较。

但是用DMIPS来衡量处理器性能存在很大的缺陷。 DMIPS并非字面上每秒百万条指令的意思，它是一个测量 CPU运行一个叫Dhrystone的测试程序时表现出来的相对性能高低的一个单位(很多场合人们也习惯用MIPS作为这个性能指标的单位)。因为基于程 序的测试容易受到恶意优化的干扰，并且DMIPS指标值的发布不受任何机构的监督，所以使用DMIPS进行评估时要慎重。例如对Dhrystone测试程 序进行不同的编译处理，在同一个处理器上运行也可以得出差别很大的结果，如图4中是ARM926EJ在32位0等待存储器上运行测试程序的结果。ARM一 直采用比较保守的值作为CPU的DMIPS标称值，如ARM926EJ是1.1DMPS/MHz。

图4：不同测试条件下ARM926EJ处理器的DMIPS值。

DMIPS 另外一个缺点是不能测量处理器的数字信号处理能力和Cache/MMU子系统的性能。因为Dhrystone测试程序不包含DSP表达式，只包含一些整型 运算和字符串处理，并且测试程序偏小，几乎可以完整地放在Cache里面运行而无需与外部存储器进行交互。这样就难以反映处理器在一个真实系统中的真正性 能。

一种值得鼓励的评估方法是站在系统的角度看问题，而不仅仅拘泥于CPU本身；而系统性能评估最好的测试向量就是用户应用程序或相近的测试程序，这是用户所需的最真实的结果。

ARM9E处理器的DSP运算能力

伴 随应用程序的多样化和复杂化，诸如多媒体、音视频功能在嵌入式系统里面也是全面开花。这些应用需要相当的DSP处理能力；如果是在传统的RISC架构上实 现这些算法，所需的资源(频率和存储器等)会非常不经济。ARM9E处理器一个非常重要的优势就是拥有轻量级的DSP处理能力，以非常小的成本(CPU增 加功能需要增加硬件)换来了非常实用的DSP性能。

因为CPU的DSP能力并不直接反映在像DMIPS这样的评测指标中，同时像以前的ARM7处理器中也没有类似的概念；所以这一点对所有使用ARM9E处理器进行开发的人来说，都是需要注意的一个要点。

ARM9E的DSP扩展指令如表2所示，主要包括三个类型。

1)单周期的16x16和32x16 MAC操作，因为数字信号处理中甚少32位宽的操作数，在32位寄存器中可以对操作数分段运算显得非常有用。

2)对原有的算术运算指令增加了饱和处理扩展，所谓饱和运算，就是当运算结果大于一个上限或小于一个下限时，结果就等于上限或是下限；饱和处理在音频数据和视频像素处理中普遍使用，现在一条单周期饱和运算指令就能够完成普通RISC指令“运算-判断-取值”这一系列操作。

3)前导零(CLZ)运算指令，提高了归一化和浮点运算以及除法操作的性能。

以 流行的MP3解码程序为例。整个解码过程中前端的三个步骤是运算量最大的，包括比特流的读入(解包)、霍夫曼译码还有反量化采样(逆变换)。ARM9E的 DSP指令正好可以高效地完成这些运算。以44.1 KHz@128 kbps码率的MP3音乐文件为例，ARM7TDMI需要占用20MHz以上的资源，而ARM926EJ则只要小于10MHz的资源

在 从ARM7到ARM9的平台转变过程中，有一件事情是非常值得庆幸的，即ARM9E能够完全地向后兼容ARM7上的软件；并且开发人员面对的编程模型和架 构基础也保持一致。但是毕竟ARM9E中增加了很多新的特性，为了充分利用这些新的资源，把系统性能优化好，需要我们对ARM9E做更多深入地了解。

㈧ 论述ARM-Linux嵌入式系统的基本组成,以及各部分的作用。

ARM-Linux嵌入式系统的基本组成：
1、bootloader：BootLoader是在操作系统内核运行之前运行。可以初始化硬件设备、建立内存空间映射图，从而将系统的软硬件环境带到一个合适状态，以便为最终调用操作系统内核准备好正确的环境。
2、基本 Linux 系统，就是为复杂应用软件系统的开发提供了一个基本框架，并有与之相应的、方便易用的开发与维护管理工具。
3、文件系统，用于管理嵌入式系统的存储空间。本来应该算操作系统的一部分，但因为 Linux 源代码中有大量的文件系统支持部分，而嵌入式系统存储空间有限，只保留一种就可以了，因此这部分需要比较复杂的处理。
4、图形用户界面库，其作用是为应用程序提供图形环境。虽然它也可以算是操作系统的一部分，但因嵌入式系统的特殊性往往要另外定制。
5、设备驱动程序，因为每一种嵌入式设备都可能有自己独特的设备，因此，需要为它开发驱动程序。
6、应用程序，具体实现用户需求的软件。应用程序师参考操作系统提供的开发接口所开发出来的软件，以达到计算机的功能利用。

㈨ arm芯片自身带内存吗

现在嵌入式的发展已经很好了，arm里面有内存！arm的存储结构有：RAM区俗称内存，ROM区俗称程序存储器，还有有的arm还集成了EPROM非易失性存取器！这里边ROM区最大，然后是RAM区。
举个通俗的例子吧，arm就好像一台计算机，ROM就是存储用户的程序的，一般烧写的代码都是存储到这里边的，类似于一台计算机的硬盘，RAM是arm用于计算和存储临时性文件，arm一失电就丢失了，类似于计算机中的内存！而EPROM则是存储一些信息，比如说变量的计算值啊，使其掉电后重新上电依然有效而不会丢失！
当然嵌入式上面的存储都很小，如果你想存储一些大文件，比如说MP3格式的文件，或者视频等很大的文件，arm上面肯定存储不下，一般都是通过存储到外部的存储器中如：SD卡等存储介质！然后通过文件系统从外部存储器读取数据然后在arm芯片进行处理