存储器8位芯片
‘壹’ 存储器容量为4K8位需要2K4位芯片多少片所需片内地址线和片选地址线多少根
存储器容量为4K8位需要2K4位芯片4片，所需片内地址线11根和片选地址线1根，但根据使用的MCU不同片选信号存在差异。分析如下：
对存储器芯片进行字拓展，即4/2=2
对存储器芯片进行位拓展，即8/4=2
故需要4片（2*2）RAM；此外需要1片74LS138。
存储器的地址范围：为2K，由2^11=2048=2K
故此处需要11根片内地址线，片选地址线只需要一根，通过反相器分成两组，控制两组（两片RAM为一组）RAM的片选信号。接线原理图如下图：
(1)存储器8位芯片扩展阅读
1.存储器容量的扩展
总片数=总容量/(容量/片)
（1）位扩展
只在位数方向扩展(加大字长)，而芯片的字数和存储器的字数是一致的。即bit前面不一样，K前面保持一样。
（2）字扩展
仅在字数方向扩展，而位数不变。即K前面不一样，bit前面保持一样。
（3）字和位同时扩展
综合位扩展和字扩展。
2.存储器地址译码方法
（1）线选法
用高位地址直接作为芯片的片选信号，每一根地址选通一块芯片(无位扩展情况)。
（2）全译码法
除了将地址总线的低位地址直接与芯片的地址线相连之外，其余高位地址全部接入译码器，由译码器的输出作为各芯片的片选信号。
‘贰’ 5.由于存储器芯片是8位的。所以在8086系统中，需要几个存储体构成存储系统 跪求！！！！
8086是上世纪七十年代末面世的单片机，是16位的微处理芯片，需要8个8位的存储器构成存储系统。
‘叁’ 存储器芯片,为什么用32Kx8位来说明容量,不直接用32KB
1.存储芯片容量与芯片数据线、地址线根数都有关系！
2.若芯片数据线8根，即每个存储单元容量1B，则32KB容量，需要32K存储单元，对应地址线要15根。
3.若芯片数据线16根，即每个存储单元容量2B，则32KB容量，需要16K存储单元，对应地址线要14根。
4.存储容量=2的N次方*M/8
N：地址线根数
M：数据线根数
‘肆’ 某存储芯片容量为128Kx8位，设该芯片在存储器中首地址为0A00H，则末地址为
所谓的128K，其实是 2^17=131072=20000h；
那么首地址为 a00h，则末地址为 20000+a00-1=209ff (h)；
‘伍’ 选用2M*8位的存储芯片组成一个16M*8位的存储器,该存储器所需的地址码位数最少
你需要8片来组成，一般来说需要24根地址线才能表示16m的地址，但是如果系统是32位的话，一次就能访问4个bytes
,这样的话，22根就够了。
‘陆’ 用16K×8位的DRAM芯片构成64K ×32位存储器
存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其中使用一片2：4 译码器。
根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us 的死时间，字扩展有串联 位扩展有并联，要4*4=16个DRAM芯片。
工作原理
存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。
以上内容参考：网络-存储器
‘柒’ 有一个4K×8位的存储器,由1K×8位的SRAM芯片构成,问: (1)1K×8位的SRAM芯片有
1K×8指的是它有1K的地址空间，需10根地址线，8是它的数据线是8 位，现扩展后是4K×8，数据线宽度不变，芯片就 要变成4个，每个芯片的10根地址线44并联。另外需要4根（线选法）或2根（译码法）地址线来控制这4个芯片的片选，防止4个芯片相互干扰。
‘捌’ 连接到64000H～6FFFF地址范围上的存储器用8K×8位芯片构成,该芯片需要( )片.
6FFFF到64000地址范围为C000=48k，如果总线为8位的系统话，就是48/8=6片了
‘玖’ 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是
芯片有10条地址线和8条数据线。
由于DRAM芯片的存储容量为512K×8位，其数据存储的最小单位为8位，即1字节。因此，数据线总共需要8位，即8条数据线，通常为D（0）～D（7）。
同时，可以知道内存的512K位，从2＾19＝524，288＝512K，所以我们可以用19个地址的顺序来表示DRAM的地址。
然而，DRAM的内部存储单元大多采用行和行结构，即在时分复用中，地址线传输行和行信号，因此地址线的数量应该减少到10个地址线。地址值是冗余的。
DRAN的内部存储单元结构如下图所示：
(9)存储器8位芯片扩展阅读：
DRAM（动态随机存取存储器），即动态随机存取存储器。数据只能保存很短的时间。为了保存数据，DRAM使用电容存储，因此必须定期刷新数据，如果存储单元没有刷新，那么存储的信息就会丢失。（关机时会丢失数据）
DRAM的存储结构采用二维矩阵结构，将DRAM的地址数据读入两部分：行地址数据和列地址数据。
DRAM的结构和列地址行分时工作大大提高了DRAM地址行的利用率和DRAM的集成度，大大减少了DRAM引脚的数量。