非易失性存储器的基本结构

❶ 存储器的原理是什么

存储器讲述工作原理及作用

介绍

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。

2.按存取方式分类

(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。

(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。

(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。

3.按信息的可保存性分类

非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。

永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。

4.按在计算机系统中的作用分

根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

能力影响

从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。

通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。

影响有效数据速率的参数

有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。

总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。

显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。

DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。

大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。

存储器读事务处理

考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。

在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。

第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。

第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。

然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。

实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。

另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。

总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。

很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。

首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。

假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。

选择技巧

存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。

选择存储器时应遵循的基本原则

1、内部存储器与外部存储器

一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。

2、引导存储器

在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。

可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。

❷ 计算机存储器的分类

计算机存储器可以根据存储能力与电源的关系可以分为以下两类：

一、易失性存储器（Volatile memory)是指当电源供应中断后，存储器所存储的数据便会消失的存储器。主要有以下的类型：

1、动态随机访问存储器，英文缩写写作DRAM，一般每个单元由一个晶体管和一个电容组成（后者在集成电路上可以用两个晶体管模拟）。

特点是单元占用资源和空间小，速度比SRAM慢，需要刷新。一般计算机内存即由DRAM组成。在PC上，DRAM以内存条的方式出现，DRAM颗粒多为4位或8位位宽，而载有多个颗粒的单根内存条的位宽为64位。

2、静态随机存取存储器，英文缩写写作SRAM，一般每个单元由6个晶体管组成，但近来也出现由8个晶体管构成的SRAM单元。特点是速度快，但单元占用资源比DRAM多。一般CPU和GPU的缓存即由SRAM构成。

二、非易失性存储器（Non-volatile memory）是指即使电源供应中断，存储器所存储的数据并不会消失，重新供电后，就能够读取存储器中的数据。 主要种类如下：

1、只读存储器：可编程只读存储器、可擦除可规划式只读存储器、电子抹除式可复写只读存储器

2、闪存

3、磁盘：硬盘、软盘、磁带

(2)非易失性存储器的基本结构扩展阅读：

存储器以二进制计算容量，基本单位是Byte：

1KiB=1,024B=210B

81MiB=1,024KiB=220B=1,048,576B

1GiB=1,024MiB=230B=1,073,741,824B

根据电气电子工程师协会（IEEE 1541）和欧洲联盟(HD 60027-2:2003-03)的标准，二进制乘数词头的缩写为“Ki”、“Mi”、“Gi”，以避免与SI Unit国际单位制混淆。

但二进制乘数词头没有广泛被制造业和个人采用，标示为4GB的内存实际上已经是4GiB，但标示为4.7GB的DVD实际上是4.37GiB。

对于32位的操作系统，最多可使用232个地址，即是4GiB。物理地址扩展可以让处理器在32位操作系统访问超过4GiB存储器，发展64位处理器则是根本的解决方法，但操作系统、驱动程序和应用程序都会有兼容性问题。

❸ 什么是易失性存储器什么是非易失性存储器

易失性存储器就是在关闭计算机或者突然性、意外性关闭计算机的时候，里面的数据会丢失，就像内存。非易失性存储器在上面的情况下数据不会丢失，像硬盘等外存。

❹ EMMC是什么、什么是eMMC

eMMC是“嵌入式多媒体控制器”的缩写，是指由闪存和集成在同一硅片上的闪存控制器组成的封装。eMMC 解决方案至少包含三个组件–MMC（多媒体卡）接口，闪存和闪存控制器 – 并采用行业标准 BGA 封装。

今天的数码相机，智能手机和平板电脑等嵌入式应用程序几乎总是将其内容存储在闪存中。过去，这需要一个专用控制器来管理由应用程序 CPU 驱动的数据读写。然而，随着半导体技术的发展以允许大大增加的存储密度，控制器从闪存芯片外部管理这些功能变得低效。

因此，eMMC 被开发为将控制器捆绑到闪存芯片中的标准化方法。随着 eMMC 的改进，该标准还提供了安全擦除和修整以及高优先级中断等功能，以满足高性能和安全性的需求。

(4)非易失性存储器的基本结构扩展阅读：

eMMC优点：

1、简化手机存储器的设计。eMMC目前是当前最红的移动设备本地存储解决方案，目的在于简化手机存储器的设计。

由于NAND Flash芯片的不同厂牌包括三星、KingMax、东芝（Toshiba）或海力士（Hynix）、美光（Micron）等，所以都需要根据每家公司的产品和技术特性来重新设计，而并没有技术能够通用所有厂牌的NAND Flash芯片。

2、更新速度快。每次NAND Flash制程技术改朝换代，包括70纳米演进至50纳米，再演进至40纳米或30纳米制程技术，手机客户也都要重新设计，但半导体产品每1年制程技术都会推陈出新。

存储器问题也拖累手机新机种推出的速度，因此像eMMC这种把所有存储器和管理NAND Flash的控制芯片都包在1颗MCP上的概念，随着不断地发展逐渐流行在市场中。

3、加速产品研发速度。eMMC的设计概念，就是为了简化手机内存储器的使用，将NAND Flash芯片和控制芯片设计成1颗MCP芯片，手机客户只需要采购eMMC芯片，放进新手机中，不需处理其它繁复的NAND Flash兼容性和管理问题，最大优点是缩短新产品的上市周期和研发成本，加速产品的推陈出新速度。

❺ 存储器的类型

根据存储材料的性能及使用方法的不同，存储器有几种不同的分类方法。1、按存储介质分类：半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。
下面我们就来了解一下存储器的相关知识。
存储器大体分为两大类，一类是掉电后存储信息就会丢失，另一类是掉电后存储信息依然保留，前者专业术语称之为“易失性存储器”，后者称之为“非易失性存储器”。

1 RAM

易失性存储器的代表就是RAM（随机存储器），RAM又分SRAM（静态随机存储器）和DRAM（动态随机存储器）。

SRAM
SRAM保存数据是靠晶体管锁存的，SRAM的工艺复杂，生产成本高，但SRAM速度较快，所以一般被用作Cashe，作为CPU和内存之间通信的桥梁，例如处理器中的一级缓存L1 Cashe, 二级缓存L2 Cashe，由于工艺特点，SRAM的集成度不是很高，所以一般都做不大，所以缓存一般也都比较小。

DRAM
DRAM（动态随机存储器）保存数据靠电容充电来维持，DRAM的应用比SRAM更普遍，电脑里面用的内存条就是DRAM，随着技术的发展DRAM又发展为SDRAM（同步动态随机存储器）DDR SDRAM（双倍速率同步动态随机存储器），SDRAM只在时钟的上升沿表示一个数据，而DDR SDRAM能在上升沿和下降沿都表示一个数据。
DDR又发展为DDR2,DDR3,DDR4，在此基础上为了适应移动设备低功耗的要求，又发展出LPDDR(Low Power Double Data Rate SDRAM)，对应DDR技术的发展分别又有了LPDDR2, LPDDR3, LPDDR4。

目前手机中运行内存应用最多的就是 LPDDR3和LPDDR4，主流配置为3G或4G容量，如果达到6G或以上，就属于高端产品。

2 ROM

ROM(Read Only Memory)在以前就指的是只读存储器，这种存储器只能读取它里面的数据无法向里面写数据。所以这种存储器就是厂家造好了写入数据，后面不能再次修改，常见的应用就是电脑里的BIOS。
后来，随着技术的发展，ROM也可以写数据，但是名字保留了下来。
ROM中比较常见的是EPROM和EEPROM。

EPROM
EPROM(Easerable Programable ROM)是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射IC上的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到紫外线照射。

EPROM (Easerable Programable ROM)

EPROM存储器就可以多次擦除然后多次写入了。但是要在特定环境紫外线下擦除，所以这种存储器也不方便写入。

EEPROM
EEPROM(Eelectrically Easerable Programable ROM)，电可擦除ROM，现在使用的比较多，因为只要有电就可擦除数据，再重新写入数据，在使用的时候可频繁地反复编程。

FLASH
FLASH ROM也是一种可以反复写入和读取的存储器，也叫闪存，FLASH是EEPROM的变种，与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而FLASH的大部分芯片需要块擦除。和EEPROM相比，FLASH的存储容量更大。
FLASH目前应用非常广泛，U盘、CF卡、SM卡、SD/MMC卡、记忆棒、XD卡、MS卡、TF卡等等都属于FLASH，SSD固态硬盘也属于FLASH。

NOR FLAHS & NAND FLASH
Flash又分为Nor Flash和Nand Flash。
Intel于1988年首先开发出Nor Flash 技术，彻底改变了原先由EPROM和EEPROM一统天下的局面；随后，1989年，东芝公司发表了Nand Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。
Nor Flash与Nand Flash不同，Nor Flash更像内存，有独立的地址线和数据线，但价格比较贵，容量比较小；而Nand Flash更像硬盘，地址线和数据线是共用的I/O线，类似硬盘的所有信息都通过一条硬盘线传送一样，而且Nand Flash与Nor Flash相比，成本要低一些，而容量大得多。

如果闪存只是用来存储少量的代码，这时Nor Flash更适合一些。而Nand Flash则是大量数据存储的理想解决方案。
因此，Nor Flash型闪存比较适合频繁随机读写的场合，通常用于存储程序代码并直接在闪存内运行，Nand Flash型闪存主要用来存储资料，我们常用的闪存产品，如U盘、存储卡都是用Nand Flash型闪存。
在Nor Flash上运行代码不需要任何的软件支持，在Nand Flash上进行同样操作时，通常需要驱动程序。

目前手机中的机身内存容量都比较大，主流配置已经有32G~128G存储空间，用的通常就是Nand Flash，另外手机的外置扩展存储卡也是Nand Flash。

❻ 存储器的基本结构原理

存储器单元实际上是时序逻辑电路的一种。按存储器的使用类型可分为只读存储器(ROM)和随机存取存储器(RAM)，两者的功能有较大的区别，因此在描述上也有所不同
存储器是许多存储单元的集合，按单元号顺序排列。每个单元由若干三进制位构成，以表示存储单元中存放的数值，这种结构和数组的结构非常相似，故在VHDL语言中，通常由数组描述存储器

结构
存储器结构在MCS - 51系列单片机中，程序存储器和数据存储器互相独立，物理结构也不相同。程序存储器为只读存储器，数据存储器为随机存取存储器。从物理地址空间看，共有4个存储地址空间，即片内程序存储器、片外程序存储器、片内数据存储器和片外数据存储器，I/O接口与外部数据存储器统一编址

存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。
指示每个单元的二进制编码称为地址码。寻找某个单元时，先要给出它的地址码。暂存这个地址码的寄存器叫存储器地址寄存器(MAR)。为可存放从主存的存储单元内取出的信息或准备存入某存储单元的信息，还要设置一个存储器数据寄存器(MDR)

❼ cmos是不是非易失性存储器

cmos是非易失性存储器。

非易失性存储器是指当电流关掉后，所存储的数据不会消失的电脑存储器。而CMOS（互补金属氧化物半导体）是微机主板上的一块可读写的RAM芯片。CMOS RAM芯片由系统通过一块钮扣电池供电，因此无论是在关机状态中，还是遇到系统断电情况，CMOS所存储的数据信息都不会丢失。

(7)非易失性存储器的基本结构扩展阅读：

CMOS作为可擦写芯片使用，用来保存BIOS的硬件配置和用户对某些参数的设定。在这个领域，用户通常不会关心CMOS的硬件问题，而只关心写在CMOS上的信息，也就是BIOS的设置问题，其中提到最多的就是系统故障时拿掉主板上的电池，进行CMOS放电操作，从而还原BIOS设置。

CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截至，比线性的三极管（BJT）效率要高得多，因此功耗很低。

❽ 几种新型非易失性存储器

关键词： 非易失性存储器；FeRAM；MRAM；OUM引言更高密度、更大带宽、更低功耗、更短延迟时问、更低成本和更高可靠性是存储器设计和制造者追求的永恒目标。根据这一目标，人们研究各种存储技术，以满足应用的需求。本文对目前几种比较有竞争力和发展潜力的新型非易失性存储器做了一个简单的介绍。
图1 MTJ元件结构示意图铁电存储器(FeRAM)
铁电存储器是一种在断电时不会丢失内容的非易失存储器，具有高速、高密度、低功耗和抗辐射等优点。
当前应用于存储器的铁电材料主要有钙钛矿结构系列，包括PbZr1-xTixO3，SrBi2Ti2O9和Bi4-xLaxTi3O12等。铁电存储器的存储原理是基于铁电材料的高介电常数和铁电极化特性，按工作模式可以分为破坏性读出(DRO)和非破坏性读出(NDRO)。DRO模式是利用铁电薄膜的电容效应，以铁电薄膜电容取代常规的存储电荷的电容，利用铁电薄膜的极化反转来实现数据的写入与读取。铁电随机存取存储器(FeRAM)就是基于DRO工作模式。这种破坏性的读出后需重新写入数据，所以FeRAM在信息读取过程中伴随着大量的擦除/重写的操作。随着不断地极化反转，此类FeRAM会发生疲劳失效等可靠性问题。目前，市场上的铁电存储器全部都是采用这种工作模式。

❾ 常见的非易失性存储器有哪几种

常见的非易失性存储器有以下几种：

一、可编程只读内存：PROM（Programmable read-only memory）

其内部有行列式的镕丝，可依用户（厂商）的需要，利用电流将其烧断，以写入所需的数据及程序，镕丝一经烧断便无法再恢复，亦即数据无法再更改。

二、电可擦可编程只读内存：EEPROM（Electrically erasable programmable read only memory）

电子抹除式可复写只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM）之运作原理类似EPROM，但是抹除的方式是使用高电场来完成，因此不需要透明窗。

三、可擦可编程只读内存：EPROM（Erasable programmable read only memory）

可利用高电压将数据编程写入，但抹除时需将线路曝光于紫外线下一段时间，数据始可被清空，再供重复使用。因此，在封装外壳上会预留一个石英玻璃所制的透明窗以便进行紫外线曝光。

四、电可改写只读内存：EAROM（Electrically alterable read only memory）

内部所用的芯片与写入原理同EPROM，但是为了节省成本，封装上不设置透明窗，因此编程写入之后就不能再抹除改写。

五、闪存：Flash memory

是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储，以及在电脑与其他数字产品间交换传输数据，如储存卡与U盘。闪存是一种特殊的、以宏块抹写的EEPROM。早期的闪存进行一次抹除，就会清除掉整颗芯片上的数据。

❿ 什么是非易失性存储器

断电后，所存储的数据不会丢失的存储器。
在许多常见的应用中，微处理器要求用非易失性存储器来存放其可执行代码、变量和其他暂态数据。rom、eprom或flash
memory(快闪存储器)常被用来存放可执行代码(因这些代码不会被频繁修改)