常用存储校验
① excel数据校验的方法主要有哪些
您好，奇偶校验”。内存中最小的单位是比特，也称为“位”，位有只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节（byte）。不带奇偶校验的内存每个字节只有8位，如果其某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致应用程序发生错误。而奇偶校验就是在每一字节（8位）之外又增加了一位作为错误检测位。在某字节中存储数据之后，在其8个位上存储的数据是固定的，因为位只能有两种状态1或0，假设存储的数据用位标示为1、1、 1、0、0、1、0、1，那么把每个位相加（1＋1＋1＋0＋0＋1＋0＋1＝5），结果是奇数，那么在校验位定义为1，反之为0。当CPU读取存储的数据时，它会再次把前8位中存储的数据相加，计算结果是否与校验位相一致。从而一定程度上能检测出内存错误，奇偶校验只能检测出错误而无法对其进行修正，同时虽然双位同时发生错误的概率相当低，但奇偶校验却无法检测出双位错误。
MD5的全称是Message-Digest Algorithm 5，在90年代初由MIT的计算机科学实验室和RSA Data Security Inc 发明，由 MD2/MD3/MD4 发展而来的。MD5的实际应用是对一段Message(字节串)产生fingerprint(指纹)，可以防止被“篡改”。举个例子，天天安全网提供下载的MD5校验值软件WinMD5.zip，其MD5值是，但你下载该软件后计算MD5 发现其值却是，那说明该ZIP已经被他人修改过，那还用不用该软件那你可自己琢磨着看啦。
MD5广泛用于加密和解密技术上，在很多操作系统中，用户的密码是以MD5值（或类似的其它算法）的方式保存的，用户Login的时候，系统是把用户输入的密码计算成MD5值，然后再去和系统中保存的MD5值进行比较，来验证该用户的合法性。
MD5校验值软件WinMD5.zip汉化版，使用极其简单，运行该软件后，把需要计算MD5值的文件用鼠标拖到正在处理的框里边，下面将直接显示其MD5值以及所测试的文件名称，可以保留多个文件测试的MD5值，选定所需要复制的MD5值，用CTRL+C就可以复制到其它地方了。
② 存储器的测试
存储器测试的目的是确认在存储设备中的每一个存储位置都在工作。换一句话说，如果你把数50存储在一个具体的地址，你希望可以找到存储在那里的那个数，直到另一个数写入。任何存储器测试的基本方法是，往存储器写入一些数据，然后根据内存设备的地址，校验读回的数据。如果所有读回的数据和那些写入的数据是一样的，那么就可以说存储设备通过了测试。只有通过认真选择的一组数据你才可以确信通过的结果是有意义的。
当然，像刚才描述的有储器的测试不可避免地具有破坏性。在内存测试过程中，你必须覆盖它原先的内容。因为重写非易失性存储器内容通常来说是不可行的，这一部分描述的测试通常只适用于RAM 的测试。 一，普通的存储器问题
在学习具体的测试算法之前，你应该了解可能遇到的各种存储器问题。在软件工程师中一个普遍的误解是，大部分的存储器问题发生在芯片的内部。尽管这类问题一度是一个主要的问题，但是它们在日益减少。存储设备的制造商们对于每一个批量的芯片都进行了各种产品后期测试。因此，即使某一个批量有问题，其中某个坏芯片进人到你的系统的可能性是微乎其微的。
你可能遇到的一种类型的存储芯片问题是灾难性的失效。这通常是在加工好之后芯片受到物理或者是电子损伤造成的。灾难性失效是少见的，通常影响芯片中的大部分。因为一大片区域受到影响，所以灾难性的失效当然可以被合适的测试算法检测到。
存储器出问题比较普遍的原因是电路板故障。典型的电路板故障有：
（1）在处理器与存储设备之间的连线问题
（2）无存储器芯片
（3）存储器芯片的不正确插人
二，测试策略
最好有三个独立的测试：数据总线的测试、地址总线的测试以及设备的测试。前面两个测试针对电子连线的问题以及芯片的不正确插入；第三个测试更倾向于检测芯片的有无以及灾难性失效。作为一个意外的结果，设备的测试也可以发现控制总线的问题，尽管它不能提供关于问题来源的有用信息。
执行这三个测试的顺序是重要的。正确的顺序是：首先进行数据总线测试，接着是地址总线测试，最后是设备测试。那是因为地址总线测试假设数据总线在正常工作，除非数据总线和地址总线已知是正常的，否则设备测试便毫无意义。如果任何测试失败，你都应该和一个硬件工程师一起确定问题的来源。通过查看测试失败处的数据值或者地址，应该能够迅速地找出电路板上的问题。
1，数据总线测试
我们首先要测试的就是数据总线。我们需要确定任何由处理器放置在数据总线上的值都被另一端的存储设备正确接收。最明显的测试方法就是写人所有可能的数据值并且验证存储设备成功地存储了每一个。然而，那并不是最有效率的测试方法。一个更快的测试方法是一次测试总线上的一位。如果每一个数据上可被设置成为 0 和1，而不受其他数据位的影响，那么数据总线就通过了测试。
2，地址总线测试
在确认数据总线工作正常之后，你应该接着测试地址总线。记住地址总线的问题将导致存储器位置的重叠。有很多可能重叠的地址。然而，不必要测试每一个可能的组合。你应该努力在测试过程中分离每一个地址位。你只需要确认每一个地址线的管脚都可以被设置成0和 1，而不影响其他的管脚。
3，设备测试
一旦你知道地址和数据总线是正确的，那么就有必要测试存储设备本身的完整性。要确认的是设备中的每一位都能够保持住0和 1。这个测试实现起来十分简单，但是它花费的时间比执行前面两项测试花费的总时间还要长。
对于一个完整的设备测试，你必须访问（读和写）每一个存储位置两次。你可以自由地选择任何数据作为第一步测试的数据，只要在进行第二步测试的时候把这个值求反即可。因为存在没有存储器芯片的可能性，所以最好选择一组随着地址变化（但是不等于地址）的数。优化措施
市场上并不缺少提高数据存储效率的新技术，然而这些新技术绝大多数都是关注备份和存档的，而非主存储。但是，当企业开始进行主存储数据缩减时，对他们来说，了解主存储优化所要求的必要条件十分重要。
主存储，常常被称为1级存储，其特征是存储活跃数据――即经常被存取并要求高性能、低时延和高可用性的数据。主存储一般用于支持关键任务应用，如数据库、电子邮件和交易处理。大多数关键应用具有随机的数据取存模式和不同的取存要求，但它们都生成机构用来运营它们的业务的大量的数据。因此，机构制作数据的许多份拷贝，复制数据供分布使用，库存数据，然后为安全保存备份和存档数据。
绝大多数数据是起源于主数据。随着数据存在的时间增加，它们通常被迁移到二级和三级存储保存。因此，如果机构可以减少主数据存储占用空间，将能够在数据生命期中利用这些节省下来的容量和费用。换句话说，更少的主存储占用空间意味着更少的数据复制、库存、存档和备份。
试图减少主存储占用空间存储管理人员可以考虑两种减少数据的方法：实时压缩和数据去重。
直到不久前，由于性能问题，数据压缩一直没有在主存储应用中得到广泛应用。然而，Storwize等厂商提供利用实时、随机存取压缩/解压技术将数据占用空间压缩15:1的解决方案。更高的压缩率和实时性能使压缩解决方案成为主存储数据缩减的可行的选择。
在备份应用中广泛采用的数据去重技术也在被应用到主存储。目前为止，数据去重面临着一大挑战，即数据去重处理是离线处理。这是因为确定数量可能多达数百万的文件中的多余的数据块需要大量的时间和存储处理器做大量的工作，因此非常活跃的数据可能受到影响。当前，推出数据去重技术的主要厂商包括NetApp、Data Domain和OcarinaNetworks。 一、零性能影响
与备份或存档存储不同，活跃数据集的性能比能够用某种形式的数据缩减技术节省的存储容量更为关键。因此，选择的数据缩减技术必须不影响到性能。它必须有效和简单；它必须等价于“拨动一个开关，就消耗更少的存储”。
活跃存储缩减解决方案只在需要去重的数据达到非活跃状态时才为活跃存储去重。换句话说，这意味着实际上只对不再被存取但仍保存在活跃存储池中的文件――近活跃存储级――进行去重。
去重技术通过建议只对轻I/O工作负载去重来避免性能瓶颈。因此，IT基础设施的关键组件的存储没有得到优化。数据库排在关键组件清单之首。由于它们是1级存储和极其活跃的组件并且几乎始终被排除在轻工作负载之外，去重处理从来不分析它们。因此，它们在主存储中占据的空间没有得到优化。
另一方面，实时压缩系统实时压缩所有流经压缩系统的数据。这导致节省存储容量之外的意外好处：存储性能的提高。当所有数据都被压缩时，每个I/O请求提交的数据量都有效地增加，硬盘空间增加了，每次写和读操作都变得效率更高。
实际结果是占用的硬盘容量减少，总体存储性能显着提高。
主存储去重的第二个好处是所有数据都被减少，这实现了包括数据库在内的所有数据的容量节省。尽管Oracle环境的实时数据压缩可能造成一些性能问题，但迄今为止的测试表明性能提高了。
另一个问题是对存储控制器本身的性能影响。人们要求今天的存储控制器除了做伺服硬盘外，还要做很多事情，包括管理不同的协议，执行复制和管理快照。再向这些功能增加另一个功能可能会超出控制器的承受能力――即使它能够处理额外的工作负载，它仍增加了一个存储管理人员必须意识到可能成为潜在I/O瓶颈的过程。将压缩工作交给外部专用设备去做，从性能问题中消除了一个变数，而且不会给存储控制器造成一点影响。
二、高可用性
许多关注二级存储的数据缩减解决方案不是高可用的。这是由于它们必须立即恢复的备份或存档数据不像一级存储中那样关键。但是，甚至在二级存储中，这种概念也逐渐不再时兴，高可用性被作为一种选择添加到许多二级存储系统中。
可是，高可用性在主存储中并不是可选的选项。从数据缩减格式(被去重或被压缩)中读取数据的能力必须存在。在数据缩减解决方案中(其中去重被集成到存储阵列中)，冗余性是几乎总是高可用的存储阵列的必然结果。
在配件市场去重系统中，解决方案的一个组件以数据的原始格式向客户机提供去重的数据。这个组件就叫做读出器(reader)。读出器也必须是高可用的，并且是无缝地高可用的。一些解决方案具有在发生故障时在标准服务器上加载读出器的能力。这类解决方案经常被用在近活跃的或更合适的存档数据上;它们不太适合非常活跃的数据集。
多数联机压缩系统被插入系统中和网络上，放置(逻辑上)在交换机与存储之间。因此，它们由于网络基础设施级上几乎总是设计具有的高可用性而取得冗余性。沿着这些路径插入联机专用设备实现了不需要IT管理人员付出额外努力的无缝的故障切换；它利用了已经在网络上所做的工作。
三、节省空间
部署这些解决方案之一必须带来显着的容量节省。如果减少占用容量的主存储导致低于标准的用户性能，它没有价值。
主数据不具有备份数据通常具有的高冗余存储模式。这直接影响到总体容量节省。这里也有两种实现主数据缩减的方法：数据去重和压缩。
数据去重技术寻找近活跃文件中的冗余数据，而能取得什么水平的数据缩减将取决于环境。在具有高冗余水平的环境中，数据去重可以带来显着的ROI(投资回报)，而另一些环境只能取得10%到20%的缩减。
压缩对所有可用数据都有效，并且它在可以为高冗余数据节省更多的存储容量的同时，还为主存储应用常见的更随机的数据模式始终带来更高的节省。
实际上，数据模式冗余度越高，去重带来的空间节省就越大。数据模式越随机，压缩带来的空间节省就越高。
四、独立于应用
真正的好处可能来自所有跨数据类型(不管产生这些数据是什么应用或数据有多活跃)的数据缩减。虽然实际的缩减率根据去重数据的水平或数据的压缩率的不同而不同，但所有数据都必须合格。
当涉及存档或备份时，应用特有的数据缩减具有明确的价值，并且有时间为这类数据集定制缩减过程。但是对于活跃数据集，应用的特殊性将造成性能瓶颈，不会带来显着的容量缩减的好处。
五、独立于存储
在混合的厂商IT基础设施中，跨所有平台使用同样的数据缩减工具的能力不仅将进一步增加数据缩减的ROI好处，而且还简化了部署和管理。每一个存储平台使用一种不同的数据缩减方法将需要进行大量的培训，并造成管理级上的混乱。
六、互补
在完成上述所有优化主存储的工作后，当到了备份主存储时，最好让数据保持优化的格式(被压缩或去重)。如果数据在备份之前必须扩展恢复为原始格式，这将是浪费资源。
为备份扩展数据集将需要：
使用存储处理器或外部读出器资源解压数据;
扩展网络资源以把数据传送给备份目标；
把额外的资源分配给保存备份数据的备份存储设备。
③ 数据校验的方法主要有哪些
奇偶校验”。内存中最小的单位是比特，也称为“位”，位有只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节（byte）。不带奇偶校验的内存每个字节只有8位，如果其某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致应用程序发生错误。而奇偶校验就是在每一字节（8位）之外又增加了一位作为错误检测位。在某字节中存储数据之后，在其8个位上存储的数据是固定的，因为位只能有两种状态1或0，假设存储的数据用位标示为1、1、 1、0、0、1、0、1，那么把每个位相加（1＋1＋1＋0＋0＋1＋0＋1＝5），结果是奇数，那么在校验位定义为1，反之为0。当CPU读取存储的数据时，它会再次把前8位中存储的数据相加，计算结果是否与校验位相一致。从而一定程度上能检测出内存错误，奇偶校验只能检测出错误而无法对其进行修正，同时虽然双位同时发生错误的概率相当低，但奇偶校验却无法检测出双位错误。
④ 常用数据校验方法有哪些
奇偶校验”。内存中最小的单位是比特，也称为“位”，位有只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节（byte）。不带奇偶校验的内存每个字节只有8位，如果其某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致应用程序发生错误。而奇偶校验就是在每一字节（8位）之外又增加了一位作为错误检测位。在某字节中存储数据之后，在其8个位上存储的数据是固定的，因为位只能有两种状态1或0，假设存储的数据用位标示为1、1、 1、0、0、1、0、1，那么把每个位相加（1＋1＋1＋0＋0＋1＋0＋1＝5），结果是奇数，那么在校验位定义为1，反之为0。当CPU读取存储的数据时，它会再次把前8位中存储的数据相加，计算结果是否与校验位相一致。从而一定程度上能检测出内存错误，奇偶校验只能检测出错误而无法对其进行修正，同时虽然双位同时发生错误的概率相当低，但奇偶校验却无法检测出双位错误。
MD5的全称是Message-Digest Algorithm 5，在90年代初由MIT的计算机科学实验室和RSA Data Security Inc 发明，由 MD2/MD3/MD4 发展而来的。MD5的实际应用是对一段Message(字节串)产生fingerprint(指纹)，可以防止被“篡改”。举个例子，天天安全网提供下载的MD5校验值软件WinMD5.zip，其MD5值是，但你下载该软件后计算MD5 发现其值却是，那说明该ZIP已经被他人修改过，那还用不用该软件那你可自己琢磨着看啦。
MD5广泛用于加密和解密技术上，在很多操作系统中，用户的密码是以MD5值（或类似的其它算法）的方式保存的，用户Login的时候，系统是把用户输入的密码计算成MD5值，然后再去和系统中保存的MD5值进行比较，来验证该用户的合法性。
MD5校验值软件WinMD5.zip汉化版，使用极其简单，运行该软件后，把需要计算MD5值的文件用鼠标拖到正在处理的框里边，下面将直接显示其MD5值以及所测试的文件名称，可以保留多个文件测试的MD5值，选定所需要复制的MD5值，用CTRL+C就可以复制到其它地方了。
参考资料：http://..com/question/3933661.html
CRC算法原理及C语言实现 －来自（我爱单片机）
摘 要 本文从理论上推导出CRC算法实现原理，给出三种分别适应不同计算机或微控制器硬件环境的C语言程序。读者更能根据本算法原理，用不同的语言编写出独特风格更加实用的CRC计算程序。
关键词 CRC 算法 C语言
1 引言
循环冗余码CRC检验技术广泛应用于测控及通信领域。CRC计算可以靠专用的硬件来实现，但是对于低成本的微控制器系统，在没有硬件支持下实现CRC检验，关键的问题就是如何通过软件来完成CRC计算，也就是CRC算法的问题。
这里将提供三种算法，它们稍有不同，一种适用于程序空间十分苛刻但CRC计算速度要求不高的微控制器系统，另一种适用于程序空间较大且CRC计算速度要求较高的计算机或微控制器系统，最后一种是适用于程序空间不太大，且CRC计算速度又不可以太慢的微控制器系统。
2 CRC简介
CRC 校验的基本思想是利用线性编码理论，在发送端根据要传送的k位二进制码序列，以一定的规则产生一个校验用的监督码（既CRC码）r位，并附在信息后边，构成一个新的二进制码序列数共(k+r)位，最后发送出去。在接收端，则根据信息码和CRC码之间所遵循的规则进行检验，以确定传送中是否出错。
16位的CRC码产生的规则是先将要发送的二进制序列数左移16位（既乘以 ）后，再除以一个多项式，最后所得到的余数既是CRC码，如式（2-1）式所示，其中B(X)表示n位的二进制序列数，G(X)为多项式，Q(X)为整数，R(X)是余数（既CRC码）。
（2-1）
求CRC 码所采用模2加减运算法则，既是不带进位和借位的按位加减，这种加减运算实际上就是逻辑上的异或运算，加法和减法等价，乘法和除法运算与普通代数式的乘除法运算是一样，符合同样的规律。生成CRC码的多项式如下，其中CRC-16和CRC-CCITT产生16位的CRC码，而CRC-32则产生的是32位的CRC码。本文不讨论32位的CRC算法，有兴趣的朋友可以根据本文的思路自己去推导计算方法。
CRC-16：（美国二进制同步系统中采用）
CRC-CCITT：（由欧洲CCITT推荐）
CRC-32：
接收方将接收到的二进制序列数（包括信息码和CRC码）除以多项式，如果余数为0，则说明传输中无错误发生，否则说明传输有误，关于其原理这里不再多述。用软件计算CRC码时，接收方可以将接收到的信息码求CRC码，比较结果和接收到的CRC码是否相同。
3 按位计算CRC
对于一个二进制序列数可以表示为式(3-1):
(3-1)
求此二进制序列数的CRC码时，先乘以 后（既左移16位），再除以多项式G(X)，所得的余数既是所要求的CRC码。如式(3-2)所示：
(3-2)
可以设： (3-3)
其中 为整数， 为16位二进制余数。将式(3-3)代入式(3-2)得：
(3-4)
再设： (3-5)
其中 为整数， 为16位二进制余数，将式(3-5)代入式(3-4)，如上类推，最后得到：
(3-6)
根据CRC的定义，很显然，十六位二进制数 既是我们要求的CRC码。
式(3 -5)是编程计算CRC的关键，它说明计算本位后的CRC码等于上一位CRC码乘以2后除以多项式，所得的余数再加上本位值除以多项式所得的余数。由此不难理解下面求CRC码的C语言程序。*ptr指向发送缓冲区的首字节，len是要发送的总字节数，0x1021与多项式有关。
[code]
unsigned int cal_crc(unsigned char *ptr, unsigned char len) {
unsigned char i;
unsigned int crc=0;
while(len--!=0) {
for(i=0x80; i!=0; i/=2) {
if((crc&0x8000)!=0) {crc*=2; crc^=0x1021;} /* 余式CRC乘以2再求CRC */
else crc*=2;
if((*ptr&i)!=0) crc^=0x1021; /* 再加上本位的CRC */
}
ptr++;
}
return(crc);
}
[code]
按位计算CRC虽然代码简单，所占用的内存比较少，但其最大的缺点就是一位一位地计算会占用很多的处理器处理时间，尤其在高速通讯的场合，这个缺点更是不可容忍。因此下面再介绍一种按字节查表快速计算CRC的方法。
4 按字节计算CRC
不难理解，对于一个二进制序列数可以按字节表示为式(4-1)，其中 为一个字节(共8位)。
(4-1)
求此二进制序列数的CRC码时，先乘以 后（既左移16位），再除以多项式G(X)，所得的余数既是所要求的CRC码。如式(4-2)所示：
（4-2）
可以设： (4-3)
其中 为整数， 为16位二进制余数。将式(4-3)代入式(4-2)得：
（4-4）
因为：
（4-5）
其中 是 的高八位， 是 的低八位。将式（4-5）代入式（4-4），经整理后得：
（4-6）
再设： (4-7)
其中 为整数， 为16位二进制余数。将式(4-7)代入式(4-6)，如上类推，最后得：
(4-
很显然，十六位二进制数 既是我们要求的CRC码。
式(4 -7)是编写按字节计算CRC程序的关键，它说明计算本字节后的CRC码等于上一字节余式CRC码的低8位左移8位后，再加上上一字节CRC右移8位（也既取高8位）和本字节之和后所求得的CRC码，如果我们把8位二进制序列数的CRC全部计算出来，放如一个表里，采用查表法，可以大大提高计算速度。由此不难理解下面按字节求CRC码的C语言程序。*ptr指向发送缓冲区的首字节，len是要发送的总字节数，CRC余式表是按0x11021多项式求出的。
[code]
unsigned int cal_crc(unsigned char *ptr, unsigned char len) {
unsigned int crc;
unsigned char da;
unsigned int crc_ta[256]={ /* CRC余式表 */
0x0000, 0x1021, 0x2042, 0x3063, 0x4084, 0x50a5, 0x60c6, 0x70e7,
0x8108, 0x9129, 0xa14a, 0xb16b, 0xc18c, 0xd1ad, 0xe1ce, 0xf1ef,
0x 1231, 0x0210, 0x3273, 0x2252, 0x52b5, 0x4294, 0x72f7, 0x62d6,
0x9339, 0x8318, 0xb37b, 0xa35a, 0xd3bd, 0xc39c, 0xf3ff, 0xe3de,
0x2462, 0x3443, 0x0420, 0x1401, 0x64e6, 0x74c7, 0x44a4, 0x5485,
0xa56a, 0xb54b, 0x8528, 0x9509, 0xe5ee, 0xf5cf, 0xc5ac, 0xd58d,
0x3653, 0x2672, 0x1611, 0x0630, 0x76d7, 0x66f6, 0x5695, 0x46b4,
0xb75b, 0xa77a, 0x9719, 0x8738, 0xf7df, 0xe7fe, 0xd79d, 0xc7bc,
0x48c4, 0x58e5, 0x6886, 0x78a7, 0x0840, 0x1861, 0x2802, 0x3823,
0xc9cc, 0xd9ed, 0xe98e, 0xf9af, 0x8948, 0x9969, 0xa90a, 0xb92b,
0x5af5, 0x4ad4, 0x7ab7, 0x6a96, 0x1a71, 0x0a50, 0x3a33, 0x2a12,
0xdbfd, 0xcbdc, 0xfbbf, 0xeb9e, 0x9b79, 0x8b58, 0xbb3b, 0xab1a,
0x6ca6, 0x7c87, 0x4ce4, 0x5cc5, 0x2c22, 0x3c03, 0x0c60, 0x1c41,
0xedae, 0xfd8f, 0xcdec, 0xddcd, 0xad2a, 0xbd0b, 0x8d68, 0x9d49,
0x7e97, 0x6eb6, 0x5ed5, 0x4ef4, 0x3e13, 0x2e32, 0x1e51, 0x0e70,
0xff9f, 0xefbe, 0xdfdd, 0xcffc, 0xbf1b, 0xaf3a, 0x9f59, 0x8f78,
0x9188, 0x81a9, 0xb1ca, 0xa1eb, 0xd10c, 0xc12d, 0xf14e, 0xe16f,
0x1080, 0x00a1, 0x30c2, 0x20e3, 0x5004, 0x4025, 0x7046, 0x6067,
0x83b9, 0x9398, 0xa3fb, 0xb3da, 0xc33d, 0xd31c, 0xe37f, 0xf35e,
0x02b1, 0x1290, 0x22f3, 0x32d2, 0x4235, 0x5214, 0x6277, 0x7256,
0xb5ea, 0xa5cb, 0x95a8, 0x8589, 0xf56e, 0xe54f, 0xd52c, 0xc50d,
0x34e2, 0x24c3, 0x14a0, 0x0481, 0x7466, 0x6447, 0x5424, 0x4405,
0xa7db, 0xb7fa, 0x8799, 0x97b8, 0xe75f, 0xf77e, 0xc71d, 0xd73c,
0x26d3, 0x36f2, 0x0691, 0x16b0, 0x6657, 0x7676, 0x4615, 0x5634,
0xd94c, 0xc96d, 0xf90e, 0xe92f, 0x99c8, 0x89e9, 0xb98a, 0xa9ab,
0x5844, 0x4865, 0x7806, 0x6827, 0x18c0, 0x08e1, 0x3882, 0x28a3,
0xcb7d, 0xdb5c, 0xeb3f, 0xfb1e, 0x8bf9, 0x9bd8, 0xabbb, 0xbb9a,
0x4a75, 0x5a54, 0x6a37, 0x7a16, 0x0af1, 0x1ad0, 0x2ab3, 0x3a92,
0xfd2e, 0xed0f, 0xdd6c, 0xcd4d, 0xbdaa, 0xad8b, 0x9de8, 0x8dc9,
0x7c26, 0x6c07, 0x5c64, 0x4c45, 0x3ca2, 0x2c83, 0x1ce0, 0x0cc1,
0xef1f, 0xff3e, 0xcf5d, 0xdf7c, 0xaf9b, 0xbfba, 0x8fd9, 0x9ff8,
0x6e17, 0x7e36, 0x4e55, 0x5e74, 0x2e93, 0x3eb2, 0x0ed1, 0x1ef0
};
crc=0;
while(len--!=0) {
da=(uchar) (crc/256); /* 以8位二进制数的形式暂存CRC的高8位 */
crc<<=8; /* 左移8位，相当于CRC的低8位乘以 */
crc^=crc_ta[da^*ptr]; /* 高8位和当前字节相加后再查表求CRC ，再加上以前的CRC */
ptr++;
}
return(crc);
}
很显然，按字节求CRC时，由于采用了查表法，大大提高了计算速度。但对于广泛运用的8位微处理器，代码空间有限，对于要求256个CRC余式表（共512字节的内存）已经显得捉襟见肘了，但CRC的计算速度又不可以太慢，因此再介绍下面一种按半字节求CRC的算法。
5 按半字节计算CRC
同样道理，对于一个二进制序列数可以按字节表示为式(5-1)，其中 为半个字节(共4位)。
(5-1)
求此二进制序列数的CRC码时，先乘以 后（既左移16位），再除以多项式G(X)，所得的余数既是所要求的CRC码。如式(4-2)所示：
（5-2）
可以设： (5-3)
其中 为整数， 为16位二进制余数。将式(5-3)代入式(5-2)得：
（5-4）
因为：
（5-5）
其中 是 的高4位， 是 的低12位。将式（5-5）代入式（5-4），经整理后得：
（5-6）
再设： (5-7)
其中 为整数， 为16位二进制余数。将式(5-7)代入式(5-6)，如上类推，最后得：
(5-
很显然，十六位二进制数 既是我们要求的CRC码。
式(5 -7)是编写按字节计算CRC程序的关键，它说明计算本字节后的CRC码等于上一字节CRC码的低12位左移4位后，再加上上一字节余式CRC右移4位（也既取高4位）和本字节之和后所求得的CRC码，如果我们把4位二进制序列数的CRC全部计算出来，放在一个表里，采用查表法，每个字节算两次（半字节算一次），可以在速度和内存空间取得均衡。由此不难理解下面按半字节求CRC码的C语言程序。*ptr指向发送缓冲区的首字节，len是要发送的总字节数，CRC余式表是按0x11021多项式求出的。
unsigned cal_crc(unsigned char *ptr, unsigned char len) {
unsigned int crc;
unsigned char da;
unsigned int crc_ta[16]={ /* CRC余式表 */
0x0000,0x1021,0x2042,0x3063,0x4084,0x50a5,0x60c6,0x70e7,
0x8108,0x9129,0xa14a,0xb16b,0xc18c,0xd1ad,0xe1ce,0xf1ef,
}
crc=0;
while(len--!=0) {
da=((uchar)(crc/256))/16; /* 暂存CRC的高四位 */
crc<<=4; /* CRC右移4位，相当于取CRC的低12位）*/
crc^=crc_ta[da^(*ptr/16)]; /* CRC的高4位和本字节的前半字节相加后查表计算CRC，
然后加上上一次CRC的余数 */
da=((uchar)(crc/256))/16; /* 暂存CRC的高4位 */
crc<<=4; /* CRC右移4位， 相当于CRC的低12位） */
crc^=crc_ta[da^(*ptr&0x0f)]; /* CRC的高4位和本字节的后半字节相加后查表计算CRC，
然后再加上上一次CRC的余数 */
ptr++;
}
return(crc);
}
[code]
5 结束语
以上介绍的三种求CRC的程序，按位求法速度较慢，但占用最小的内存空间；按字节查表求CRC的方法速度较快，但占用较大的内存；按半字节查表求CRC的方法是前两者的均衡，即不会占用太多的内存，同时速度又不至于太慢，比较适合8位小内存的单片机的应用场合。以上所给的C程序可以根据各微处理器编译器的特点作相应的改变，比如把CRC余式表放到程序存储区内等。[/code]
hjzgq 回复于：2003-05-15 14:12:51
CRC32算法学习笔记以及如何用java实现 出自：csdn bootcool 2002年10月19日 23:11 CRC32算法学习笔记以及如何用java实现
CRC32算法学习笔记以及如何用java实现
一：说明
论坛上关于CRC32校验算法的详细介绍不多。前几天偶尔看到Ross N. Williams的文章，总算把CRC32算法的来龙去脉搞清楚了。本来想把原文翻译出来，但是时间参促，只好把自己的一些学习心得写出。这样大家可以更快的了解CRC32的主要思想。由于水平有限，还恳请大家指正。原文可以访问：http://www.repairfaq.org/filipg/LINK/F_crc_v31.html 。
二：基本概念及相关介绍
2．1 什么是CRC
在远距离数据通信中，为确保高效而无差错地传送数据，必须对数据进行校验即差错控制。循环冗余校验CRC(Cyclic Rendancy Check/Code)是对一个传送数据块进行校验，是一种高效的差错控制方法。
CRC校验采用多项式编码方法。多项式乘除法运算过程与普通代数多项式的乘除法相同。多项式的加减法运算以2为模，加减时不进，错位，如同逻辑异或运算。
2．2 CRC的运算规则
CRC加法运算规则：0+0=0
0+1=1
1+0=1
1+1=0 (注意：没有进位)
CRC减法运算规则：
0-0=0
0-1=1
1-0=1
1-1=0
CRC乘法运算规则：
0*0=0
0*1=0
1*0=0
1*1=1
CRC除法运算规则：
1100001010 (注意:我们并不关心商是多少。)
_______________
10011 11010110110000
10011,,.,,....
-----,,.,,....
10011,.,,....
10011,.,,....
-----,.,,....
00001.,,....
00000.,,....
-----.,,....
00010,,....
00000,,....
-----,,....
00101,....
00000,....
-----,....
01011....
00000....
-----....
10110...
10011...
-----...
01010..
00000..
-----..
10100.
10011.
-----.
01110
00000
-----
1110 = 余数
2．3 如何生成CRC校验码
(1) 设G(X)为W阶，在数据块末尾添加W个0，使数据块为M+ W位，则相应的多项式为XrM(X)；
(2) 以2为模，用对应于G(X)的位串去除对应于XrM(X)的位串，求得余数位串；
(3) 以2为模，从对应于XrM(X)的位串中减去余数位串，结果就是为数据块生成的带足够校验信息的CRC校验码位串。
2．4 可能我们会问那如何选择G(x)
可以说选择G(x)不是一件很容易的事。一般我们都使用已经被大量的数据，时间检验过的，正确的，高效的，生成多项式。一般有以下这些：
16 bits: (16,12,5,0) [X25 standard]
(16,15,2,0) ["CRC-16"]
32 bits: (32,26,23,22,16,12,11,10,8,7,5,4,2,1,0) [Ethernet]
三: 如何用软件实现CRC算法
现在我们主要问题就是如何实现CRC校验，编码和解码。用硬件实现目前是不可能的，我们主要考虑用软件实现的方法。
以下是对作者的原文的翻译：
我们假设有一个4 bits的寄存器，通过反复的移位和进行CRC的除法，最终该寄存器中的值就是我们所要求的余数。
3 2 1 0 Bits
+---+---+---+---+
Pop <-- | | | | | <----- Augmented message（已加0扩张的原始数据）
+---+---+---+---+
1 0 1 1 1 = The Poly
(注意: The augmented message is the message followed by W zero bits.)
依据这个模型，我们得到了一个最最简单的算法：
把register中的值置0.
把原始的数据后添加r个0.
While (还有剩余没有处理的数据)
Begin
把register中的值左移一位，读入一个新的数据并置于register的0 bit的位置。
If (如果上一步的左移操作中的移出的一位是1)
register = register XOR Poly.
End
现在的register中的值就是我们要求的crc余数。
我的学习笔记：
可为什么要这样作呢？我们从下面的实例来说明：
1100001010
_______________
10011 11010110110000
10011,,.,,....
-----,,.,,....
－》 10011,.,,....
10011,.,,....
-----,.,,....
－》 00001.,,....
00000.,,....
-----.,,....
00010,,....
00000,,....
-----,,....
00101,....
00000,....
我们知道G(x)的最高位一定是1，而商1还是商0是由被除数的最高位决定的。而我们并不关心商究竟是多少，我们关心的是余数。例如上例中的G(x)有5 位。我们可以看到每一步作除法运算所得的余数其实就是被除数的最高位后的四位于G(x)的后四位XOR而得到的。那被除数的最高位有什么用呢？我们从打记号的两个不同的余数就知道原因了。当被除数的最高位是1时，商1然后把最高位以后的四位于G(x)的后四位XOR得到余数；如果最高位是0，商0然后把被除数的最高位以后的四位于G(x)的后四位XOR得到余数，而我们发现其实这个余数就是原来被除数最高位以后的四位的值。也就是说如果最高位是0就不需要作XOR的运算了。到这我们总算知道了为什么先前要这样建立模型，而算法的原理也就清楚了。
以下是对作者的原文的翻译：
可是这样实现的算法却是非常的低效。为了加快它的速度，我们使它一次能处理大于4 bit的数据。也就是我们想要实现的32 bit的CRC校验。我们还是假设有和原来一样的一个4 "bit"的register。不过它的每一位是一个8 bit的字节。
3 2 1 0 Bytes
+----+----+----+----+
Pop <-- | | | | | <----- Augmented message
+----+----+----+----+
1<------32 bits------> （暗含了一个最高位的“1”）
根据同样的原理我们可以得到如下的算法：
While (还有剩余没有处理的数据)
Begin
检查register头字节，并取得它的值
求不同偏移处多项式的和
register左移一个字节，最右处存入新读入的一个字节
把register的值和多项式的和进行XOR运算
End
我的学习笔记：
可是为什么要这样作呢？ 同样我们还是以一个简单的例子说明问题：
假设有这样的一些值：
当前register中的值： 01001101
4 bit应该被移出的值：1011
生成多项式为： 101011100
Top Register
---- --------
1011 01001101
1010 11100 + (CRC XOR)
-------------
0001 10101101
首4 bits 不为0说明没有除尽，要继续除:
0001 10101101
1 01011100 + (CRC XOR)
-------------
0000 11110001
^^^^
首4 bits 全0说明不用继续除了。
那按照算法的意思作又会有什么样的结果呢？
1010 11100
1 01011100+
-------------
1011 10111100
1011 10111100
1011 01001101+
-------------
0000 11110001
现在我们看到了这样一个事实，那就是这样作的结果和上面的结果是一致的。这也说明了算法中为什么要先把多项式的值按不同的偏移值求和，然后在和 register进行异或运算的原因了。另外我们也可以看到，每一个头字节对应一个值。比如上例中：1011，对应01001101。那么对于 32 bits 的CRC 头字节，依据我们的模型。头8 bit就该有 2^8个，即有256个值与它对应。于是我们可以预先建立一个表然后，编码时只要取出输入数据的头一个字节然后从表中查找对应的值即可。这样就可以大大提高编码的速度了。
+----+----+----+----+
+-----< | | | | | <----- Augmented message
| +----+----+----+----+
| ^
| |
| XOR
| |
| 0+----+----+----+----+
v +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
+-----> +----+----+----+----+
+----+----+----+----+
+----+----+----+----+
+----+----+----+----+
+----+----+----+----+
255+----+----+----+----+
以下是对作者的原文的翻译：
上面的算法可以进一步优化为：
1：register左移一个字节,从原始数据中读入一个新的字节.
2：利用刚从register移出的字节作为下标定位 table 中的一个32位的值
3：把这个值XOR到register中。
4：如果还有未处理的数据则回到第一步继续执行。
用C可以写成这样：
r=0;
while (len--)
r = ((r << | p*++) ^ t[(r >> 24) & 0xFF];
可是这一算法是针对已经用0扩展了的原始数据而言的。所以最后还要加入这样的一个循环，把W个0加入原始数据。
我的学习笔记：
注意不是在预处理时先加入W个0，而是在上面算法描述的循环后加入这样的处理。
for (i=0; i<W/4; i++)
r = (r << ^ t[(r >> 24) & 0xFF];
所以是W/4是因为若有W个0，因为我们以字节（8位）为单位的，所以是W/4个0 字节。注意不是循环w/8次
以下是对作者的原文的翻译：
1：对于尾部的w/4个0字节，事实上它们的作用只是确保所有的原始数据都已被送入register，并且被算法处理。
2：如果register中的初始值是0，那么开始的4次循环，作用只是把原始数据的头4个字节送入寄存器。（这要结合table表的生成来看）。就算 register的初始值不是0，开始的4次循环也只是把原始数据的头4个字节把它们和register的一些常量XOR，然后送入register中。
3A xor B) xor C = A xor (B xor C)
总上所述，原来的算法可以改为:
+-----<Message (non augmented)
|
v 3 2 1 0 Bytes
| +----+----+----+----+
XOR----<| | | | |
| +----+----+----+----+
| ^
| |
| XOR
| |
| 0+----+----+----+----+
v +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
| +----+----+----+----+
+----->+----+----+----+----+
+----+----+----+----+
+----+----+----+----+
+----+----+----+----+
+----+----+----+----+
255+----+----+----+----+
算法：
1：register左移一个字节,从原始数据中读入一个新的字节.
2：利用刚从register移出的字节和读入的新字节XOR从而产生定位下标，从table中取得相应的值。
3：把该值XOR到register中
4：如果还有未处理的数据则回到第一步继续执行。
我的学习笔记：
对这一算法我还是不太清楚，或许和XOR的性质有关，恳请大家指出为什么？
谢谢。
到这，我们对CRC32的算法原理和思想已经基本搞清了。下章，我想着重根据算法思想用java语言实现。
hjzgq 回复于：2003-05-15 14:14:51
数学算法一向都是密码加密的核心，但在一般的软路加密中，它似乎并不太为人们所关心，因为大多数时候软体加密本身实现的都是一种编程上的技巧。但近几年来随着序列号加密程序的普及，数学算法在软体加密中的比重似乎是越来越大了。
我们先来看看在网路上大行其道的序列号加密的工作原理。当用户从网路上下载某个Shareware -- 共享软体后，一般都有使用时间上的限制，当过了共享软体的试用期后，你必须到这个软体的公司去注册后方能继续使用。注册过程一般是用户把自己的私人信息（一般主要指名字）连同信用卡号码告诉给软体公司，软体公司会根据用户的信息计算出一个序列码出来，在用户得到这个序列码后，按照注册需要的步骤在软体中输入注册信息和注册码，其注册信息的合法性由软体验证通过后，软体就会取消掉本身的各种限制。这种加密实现起来比较简单，不需要额外的成本，用户购买也非常方便，在网上的软体80%都是以这种方式来保护的。
我们可以注意到软体验证序列号的合法性过程，其实就是验证用户名与序列号之间的换算关系是否正确的过程。其验证最基本的有两种，一种是按用户输入的姓名来生成注册码，再同用户输入的注册码相比较，公式表示如下：
序列号 = F(用户名称)
⑤ 什么是校验内存它是叫做ECC内存吗
ECC内存即纠错内存，简单的说，其具有发现错误，纠正错误的功能，一般多应用在高档台式电脑/服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定。
为了能检测和纠正内存软错误，首先出现的是内存“奇偶校验”。内存中最小的单位是比特，也称为“位”，位有只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节（byte）。不带奇偶校验的内存每个字节只有8位，如果其某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致应用程序发生错误。而奇偶校验就是在每一字节（8位）之外又增加了一位作为错误检测位。在某字节中存储数据之后，在其8个位上存储的数据是固定的，因为位只能有两种状态1或0，假设存储的数据用位标示为1、1、1、0、0、1、0、1，那么把每个位相加（1＋1＋1＋0＋0＋1＋0＋1＝5），结果是奇数。对于偶校验，校验位就定义为1，反之则为0；对于奇校验，则相反。当CPU读取存储的数据时，它会再次把前8位中存储的数据相加，计算结果是否与校验位相一致。从而一定程度上能检测出内存错误，奇偶校验只能检测出错误而无法对其进行修正，同时虽然双位同时发生错误的概率相当低，但奇偶校验却无法检测出双位错误。
ECC（Error Checking and Correcting，错误检查和纠正）内存，它同样也是在数据位上额外的位存储一个用数据加密的代码。当数据被写入内存，相应的ECC代码与此同时也被保存下来。当重新读回刚才存储的数据时，保存下来的ECC代码就会和读数据时产生的ECC代码做比较。如果两个代码不相同，他们则会被解码，以确定数据中的那一位是不正确的。然后这一错误位会被抛弃，内存控制器则会释放出正确的数据。被纠正的数据很少会被放回内存。假如相同的错误数据再次被读出，则纠正过程再次被执行。重写数据会增加处理过程的开销，这样则会导致系统性能的明显降低。如果是随机事件而非内存的缺点产生的错误，则这一内存地址的错误数据会被再次写入的其他数据所取代。
使用ECC校验的内存，会对系统的性能造成不小的影响，不过这种纠错对服务器等应用而言是十分重要的，带ECC校验的内存价格比普通内存要昂贵许多。
⑥ 磁表面存储器一般用什么校验方式发现
fast-track这个字意思是快速磁道。
track这个字，意思是磁道。
当磁盘旋转时，磁头若保持在一个位置上，则每个磁头都会在磁盘表面划出一个圆形轨迹，这些圆形轨迹就叫做磁道。
磁盘上的磁道是一组记录密度不同的同心圆。磁表面存储器是在不同形状(如盘状、带状等)的载体上，涂有磁性材料层，工作时，靠载磁体高速运动，由磁头在磁层上进行读写操作，信息被记录在磁层上，这些信息的轨迹就是磁道。磁盘的磁道是一个个同心圆，磁带的磁道是沿磁带长度方向的直线，这些磁道用肉眼是根本看不到的，因为它们仅是盘面上以特殊方式磁化了的一些磁化区，磁盘上的信息便是沿着这样的轨道存放的。相邻磁道之间并不是紧挨着的，这是因为磁化单元相隔太近时磁性会产生相互影响，同时也为磁头的读写带来困难。一张老式1.44MB的3.5英寸软盘，一面有80个磁道，而硬盘上的磁道密度则远远大于此值，通常一面有成千上万个磁道。
硬盘的物理结构一般由磁头与盘片、电动机、主控芯片与排线等部件组成；当主电动机带动盘片旋转时，副电动机带动一组（磁头）到相对应的盘片上并确定读取正面还是反面的碟面，磁头悬浮在碟面上画出一个与盘片同心的圆形轨道（磁轨或称柱面），这时由磁头的磁感线圈感应碟面上的磁性与使用硬盘厂商指定的读取时间或数据间隔定位扇区，从而得到该扇区的数据内容。
元音字母a在重读闭音节中，发短元音/æ/的音，发音时，舌端靠近下齿，舌前部抬高，舌位低，是四个前元音中舌位最低的，但开口最大的一个，属于短元音，但是，在实际发音中有相当的长度，牙床介于半开和开之间，不圆唇。这个音出现在字首、字中位置，如：
mat 垫子
map 地图
bag 袋子，包
cat 猫
hat 宽边的帽子
fan 风扇
bat 球拍，蝙蝠
apple 苹果
希望我能帮助你解疑释惑。
⑦ 内存有那几种校验方式各自的适用范围是是什么
对于内存的奇偶校验（Parity）要从比特概念说起，比特（bit）是内存中的最小单位，也称“位”，它只有两个状态分别以1 和0表示。规定将8个连续的比特叫做一个字节（byte）。非奇偶校验内存的每个字节只有8位，若它的某一位存储了错误的数值。就会使其中存储的相应数据发生改变而导致应用程序发生错误。而奇偶校验内存在每一字节（8位）外又额外增加了一位作为错误检测之用。比如一个字节中存储了某一数值“10011110”，把该数值的每一位相加，即 1＋0＋0＋1＋1＋1＋1＋0－5，若其结果是奇数，校验位就定义为1， 反之则为0。当CPU读取储存的数据时，它会再次相加前8位中存储的数据 ，计算结果是否与校验位相一致。当CPU发现二者不同时就作出一定的反应。现在主板都可以使用带奇偶校验位或不带奇偶校验位两种内存条，但要注意两种不能混用。
而ECC（Error Chechng and CorreCting）内存，它也是在原来的数据位上外加位来实现的。如8位数据，则需1位用干Parity检验，5位用于ECC，这额外的5位是用来重建错误的数据的。当数据的位数增加一倍Parity也增加一倍，而ECC只需增加一位，当数据为64位时所用的ECC和Party位数相同（都为8）。在那些Parity只能检测到错误的地方，ECC可以纠正绝大多数错误。若工作正常时，一般不会发觉数据出过错，只有经过内存的纠错后，计算机的操作指令才可以继续执行。
SPD（Serial Presence Detecl串行存在探测），它是1个8针的SOIC封装（3mm x 4mm）256字节的EEPROM（Electrcally Erasable Programmable ROM电可擦写可编程只读存储器）芯片。型号多为24LC01B，位置一般处在内存条正面的右侧,里面记录了诸如内存的速度、容量、电压与行、列地址带宽等参数信息。当开机时PC的BIOS将自动读取SPD中记录的信息，如果没有SPD，就容易出现死机或致命错误的现象。它是识别PC100内存的一个重要标志。个别硬件厂商为了降低生产成本，又要从表面上符合PC100标准，于是就在PCB板上焊上一片空的SPD，这样就有可能导致在100MHz以上外频不能正常工作。
⑧ 存储过程实现数据校验，求助
在存储过程使用where ，或判断rowcount行数，来验证存储过程中数据的正确性。
存储过程事务框架编写方法分享
sql">if@@rowcount!=预计所影响的行数
begin
gotoerr;//回滚事务
end
请试一试！
⑨ 什么叫内存ECC数据校验
ECC（Error Checking and Correcting，错误检查和纠正）,ECC内存即自我检查错误并纠错内存，简单的说，其具有发现错误，纠正错误的功能，一般多应用在高档电脑或者服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定。
ECC内存即纠错内存，是在数据位上额外的位存储一个用数据加密的代码。当数据被写入内存，相应的ECC代码与此同时也被保存下来。当重新读回刚才存储的数据时，保存下来的ECC代码就会和读数据时产生的ECC代码做比较。如果两个代码不相同，他们则会被解码，以确定数据中的那一位是不正确的。然后这一错误位会被抛弃，内存控制器则会释放出正确的数据。被纠正的数据很少会被放回内存。假如相同的错误数据再次被读出，则纠正过程再次被执行。重写数据会增加处理过程的开销，这样则会导致系统性能的明显降低。如果是随机事件而非内存的缺点产生的错误，则这一内存地址的错误数据会被再次写入的其他数据所取代。
使用ECC校验的内存，会对系统的性能造成不小的影响，不过这种纠错对服务器等应用而言是十分重要的，带ECC校验的内存价格比普通内存要昂贵许多，一般用户不建议使用！
⑩ 计算机组成原理 存储器校验 提高访存速度 考不考
存储器校验，多半不会考，提高访存速度可能会出吧，去年的大纲上好像有的，你再看看，不过这些东西肯定是很重要的，考不考都应该搞懂了