可編程彩燈控制器
1. 彩燈控制器是什麼
彩燈控制器是一種通過控鈕可以合成多種變幻的燈光閃爍， 應用到節日彩燈，舞廳燈，卡拉OK廳，酒吧，櫥窗，家庭的裝飾燈等等。
基本內容
彩燈控制器
該電路結構簡單，取材容易，主要由掩膜固化IC主控，由可控硅BT136雙輸出300W控制電路。通過控鈕可以合成多種變幻的燈光閃爍。
廣泛應用到節日彩燈，舞廳燈，卡拉OK廳，酒吧，櫥窗，家庭的裝飾燈等等。
組成物件
彩燈控制器電路由電源電路和彩燈控制電路組成，如圖1-151所示。電源電路由整流二極體VDl-VD4、限流電阻器Rl、穩壓二極體VS和濾波電容器Cl組成。彩燈控制電路由計數器集成電路IC、電阻器肛-R13、電容器C2、可變電阻器RP、晶閘管VTl-VTlO和彩燈HLl-HLlO組成。為簡化電路，圖中IC的Q7-QlO端、Q12、Q13端(該集成電路無Ql-Q3和Qll端)和電阻器R7-Rl2、晶閘管VT4-VT9、彩燈HL4-HL9本畫出。交流220V電壓經VDl,VD4整流、Rl限流降壓、VS穩壓。
元器件選擇
Rl選用lW金屬膜電阻器;R2和R3選用1/2W金屬膜電阻器或碳膜電阻器;R4選用l/4W碳膜電阻器。
RP選用合成膜可變電阻器。
Cl選用耐壓值為630V的CBB電容器;C2-C7均選用耐壓值為l6V的鋁電解電容器。
VDl選用lN5406型硅整流二極體;VD2選用1N4007型硅整流二極體。
VS選用lW、4.7V的硅穩壓二極體。
VTl-VW均選用600V、lA的晶閘管，例如MCRlO0-8等型號。若每路彩燈的功率大於100W，則應選用電流容量大一些的晶閘管。
Vl選用S8050型硅NPN晶體管;V2選用S8550型硅PNP晶體管。
BL選用0.5W、8Ω的電動式揚聲器。
S選用小型動合按鈕。本例介紹的彩燈控制器，採用SH-818型專用彩燈控制集成電路 (內儲25首樂曲)，能驅動4路彩燈，使之隨音樂的節拍閃爍發光，並可變換多種燈光花樣。
2. 可編程雙色彩燈控制器的設計
可編程式控制制器簡稱PC（英文全稱：Programmable Controller），它經歷了可編程序矩陣控制器PMC、可編程序順序控制器PSC、可編程序邏輯控制器PLC（英文全稱：Programmable Logic Controller）和可編程序控制器PC幾個不同時期。為與個人計算機（PC）相區別，現在仍然沿用可編程邏輯控制器這個老名字。1987年國際電工委員會（International Electrical Committee）頒布的PLC標准草案中對PLC做了如下定義：「PLC是一種專門為在工業環境下應用而設計的數字運算操作的電子裝置。它採用可以編製程序的存儲器，用來在其內部存儲執行邏輯運算、順序運算、計時、計數和算術運算等操作的指令，並能通過數字式或模擬式的輸入和輸出，控制各種類型的機械或生產過程。PLC及其有關的外圍設備都應該按易於與工業控制系統形成一個整體，易於擴展其功能的原則而設計。」參考： www.schneider-electric.cn/sites/china/cn/solutions/business_segments/mining-minerals-metals/solutions-for-the-mining-instry/mes.page
3. 節日彩燈控制器的設計用C語言來編程，求程序！
程序大綱：
1.單片機初始化程序
2.主程序（把p1.1到p1.4寫到存儲器R1到R4）在用djnz R1,SUB1完成控制 以此類推
3.子程序
SUB1：此程序依次（加延時）設置彩燈所在腳為高電平
sub2 此程序設置彩燈所在腳為低電平
sub3 同sub1
sub4 sub1調轉寫
4. EDA課程設計：彩燈控制器
以前做的設計，粘貼時圖形沒出來，參考一下，記得給分啊
一.設計目的
1、學習EDA開發軟體和MAX+plus Ⅱ的使用方法，熟悉可編程邏輯器件的使用，通過製作來了解彩燈控制系統。
2、進一步掌握數字電路課程所學的知識。
3、了解數字電路設計的一般思路，進一步解決和分析問題。
4、培養自己的編程和謹慎的學習態度
二、.設計題目內容和要求
（1）課題內容：
用EDA技術設計一個彩燈控制器，使彩燈（LED管）能連續發出三種以上不同的花型(自擬)；
隨著彩燈顯示圖案的變化，發出不同的音響聲。
要求使用7段數碼管顯示當前顯示的花型，如第一種花型顯示A1，第二種花型顯示b2，第三種花型顯示C3
（2）主要任務：完成該系統的硬體和軟體的設計，並利用實驗箱製作出實物演示，調試好後並能實際運用（指導教師提供製作所需的器件），最後就課程設計本身提交一篇課程設計報告。
三、總體方案設計與選擇
1 總體方案的設計
方案一：電路分為三個部分：彩燈花型模塊、聲音模塊，時鍾模塊。用時鍾控制聲音和花型，整體使用相同的變數與信號，主體框圖如下；
圖三—1-1方案一的的流程圖
方案二：電路分為五個模塊：分頻器模塊、16進制計數器、4進制計數器，4選1選擇器、彩燈控制器。其中彩燈控制器是用來輸出不同的花樣，彩燈控制器的輸出則是用一個16進制的計數器來控制，揚聲器的輸出時用不同的頻率來控制，所以用了一個集成分頻器來使輸入的頻率被分為幾種不同的頻率，不同頻率的選擇性的輸出則是用一個4選一的選擇器來控制。整體框圖如下：
圖三—1-2方案二的流程圖
2、方案的選擇
方案一是將融合在一起，原理思路簡單，元件種類使用少，但是在編程時要使用同一變數和信號，這樣就會給編程帶來很大的困難，另外中間單元連線較多，不容易檢查，門電路使用較多，電路的抗干擾能力會下降。
方案二將彩燈花型控制與聲音控制分開，各單元電路只實現一種功能，電路設計模塊化，且編程時將工作量分開，出現錯誤時較容易檢查，連線較少且容易組裝和調試。
結合兩個方案的優缺點，我選擇容易編程、組裝和調試的方案二。
四、模塊電路的設計
1、分頻器模塊
設計要求顯示不同的彩燈的時候要伴隨不同的音樂，所以設計分頻器來用不同的頻率控制不同的音樂輸出。
模塊說明：
Rst:輸入信號 復位信號 用來復位分頻器的輸出使輸出為「0」，及沒有音樂輸出。
Clk:輸入信號 模塊的功能即為分頻輸入的頻率信號。
Clk_4、clk8、clk_12、clk_16：輸出信號 即為分頻模塊對輸入信號clk的分頻，分別為1/4分頻輸出、1/8分頻輸出、1/12分頻輸出、1/16分頻輸出。不同的頻率會發出不同的聲音。如圖
圖四-1分頻器電路圖
2、16進制計數器
16進制模塊用來控制彩燈輸出模塊，即確定彩燈控制器的不同的輸出。
Rst:輸入信號 復位信號 用來復位16進制使其輸出為「00000」，即彩燈不亮。
Clk1:輸入信號 用來給模塊提供工作頻率。
Count_out[3..0]:輸出信號 即為16進制計數器的輸出，此輸出信號作為彩燈的輸入信號。
如圖四-2
圖四-2 16進制計數器電路圖
3、4進制計數器模塊
4進制計數器作為選擇器的輸入來控制選擇器選擇不同的頻率作為輸出控制揚聲器工作。
Clk2:輸入信號 來為計數器提供工作頻率。
Rst:輸入信號 復位信號 使計數器的輸出為「00」。
如圖四-3
圖四-3 4進制計數器電路圖
4、4選1選擇器模塊
Rst:輸入信號復位信號使選擇器的輸出為「0」。
In1、in2、in3、in4：輸入信號接分頻器的輸出。
Inp[1..0]:輸入信號接4進制計數器的輸出用來控制選擇器的選擇不同的輸入選擇不同的輸出。
Output2：輸出信號直接接揚聲器即輸出的是不同的頻率來控制揚聲器播放聲音
如圖四—4
圖四—4 4選1選擇器電路圖
5、彩燈控制模塊
彩燈控制採用的模式6來進行顯示。
圖四—5—1模式6結構圖
彩燈控制模塊用來直接控制彩燈的輸出，使彩燈表現出不同的花樣。
Rst:輸入信號 使彩燈控制模塊的輸出為「00000000」，即讓彩燈無輸出。
Input[4..0]:輸入信號 不同的輸入使彩燈控制模塊有不同的輸出即彩燈顯示出不同的花樣。
Output3[7..0]:輸出信號 直接與數碼管相連來控制數碼管。
如圖四—5—2
圖四-5-2 彩燈控制電路圖
五、EDA設計與模擬
1、源程序：
----------------------------------------------分頻器模塊-----------------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYfenpinqi IS
PORT
(
clk2,rst :IN std_logic;
clk_12,clk_4,clk_16,clk_8 : OUT std_logic
);
ENDfenpinqi;
ARCHITECTUREcd OF fenpinqi IS
begin
p1:process(clk2,rst)
variable a:integer range 0 to 20;
begin
if rst='1' then
clk_4<='0'; ----- 復位信號控制部分
else
if clk2'event and clk2='1'then
if a>=3 then
a:=0;
clk_4<='1';
else
a:=a+1;
clk_4<='0';
end if;
end if;
end if;
endprocess p1;
p2:process(clk2,rst)
variable b:integer range 0 to 20;
begin
if rst='1' then
clk_16<='0'; ----- 復位信號控制部分
else
if clk2'event and clk2='1'then
if b>=15 then
b:=0;
clk_16<='1';
else
b:=b+1;
clk_16<='0';
end if;
end if;
end if;
endprocess p2;
p3:process(clk2,rst)
variable c:integer range 0 to 20;
begin
if rst='1' then
clk_8<='0'; ----- 復位信號控制部分
else
if clk2'event and clk2='1'then
if c>=7 then
c:=0;
clk_8<='1';
else
c:=c+1;
clk_8<='0';
end if;
end if;
end if;
endprocess p3;
p4:process(clk2,rst)
variable d:integer range 0 to 40;
begin
if rst='1' then
clk_12<='0'; ----- 復位信號控制部分
else
if clk2'event and clk2='1'then
if d>=11 then
d:=0;
clk_12<='1';
else
d:=d+1;
clk_12<='0';
end if;
end if;
end if;
endprocess p4;
endcd;
----------------------------------------------4選1選擇器---------------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYxzq4_1 IS
PORT
(
rst:in std_logic;
inp:in integer range 0 to 3;
in1,in2,in3,in4 : In std_logic;
output2 :OUT std_logic
);
ENDxzq4_1;
ARCHITECTUREa OF xzq4_1 IS
BEGIN
PROCESS (rst,inp)
BEGIN
if(rst='1') then output2<='0';
else
case inp is
when 0=>output2<=in1;
when 1=>output2<=in2;
when 2=>output2<=in3;
when 3=>output2<=in4;
when others=>null;
end case;
end if;
END PROCESS;
ENDa;
-------------------------------------------彩燈控制模塊----------------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYcaideng IS
PORT
(
input :
IN INTEGER RANGE
0 TO 15;
rst:in std_logic;
output3 :OUT std_logic_vector(7 downto 0);
sm :out std_logic_vector(6 downto 0)
);
ENDcaideng;
ARCHITECTUREa OF caideng IS
BEGIN
PROCESS (input)
BEGIN
if rst='1' thenoutput3<="00000000";sm<="0000000";
else
case input is
when 0=>output3<="00111000";sm<="0000110";
when1=>output3<="00001111";sm<="0000110";
when2=>output3<="00111110";sm<="0000110";
when3=>output3<="01111111";sm<="0000110";
when4=>output3<="01011011";sm<="1011011";
when5=>output3<="01110110";sm<="1011011";
when6=>output3<="00001111";sm<="1011011";
when7=>output3<="01111111";sm<="1011011";
when8=>output3<="01101101";sm<="1001111";
when9=>output3<="00000111";sm<="1001111";
when10=>output3<="01110111";sm<="1001111";
when11=>output3<="01111011";sm<="1001111";
when12=>output3<="00111000";sm<="1100110";
when13=>output3<="00111111";sm<="1100110";
when14=>output3<="00111110";sm<="1100110";
when 15=>output3<="01111001";sm<="1100110";
when others=>null;
end case;
end if;
end process;
end a;
--------------------------------------------16進制計數器模塊-----------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYcounter_16 IS
PORT
(
clk,rst :IN std_logic;
count_out :
OUT INTEGER RANGE
0 TO 15);
ENDcounter_16;
ARCHITECTUREa OF counter_16 IS
BEGIN
PROCESS (rst,clk)
variable temp:integer range 0 to 16;
BEGIN
IF rst='1' THEN
temp:=0;
ELSIF (clk'event and clk='1') THEN
temp:=temp+1;
if(temp=15) then
temp:=0;
end if;
END IF;
count_out<=temp;
END PROCESS;
ENDa;
-------------------------------4進制計數器模塊----------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYcounter_4 IS
PORT
(
clk,rst :IN std_logic;
count_out :OUT integer range 0 to 3 );
ENDcounter_4;
ARCHITECTUREa OF counter_4 IS
BEGIN
PROCESS (rst,clk)
variable temp:integer range 0 to 16;
BEGIN
IF rst='1' THEN
temp:=0;
ELSIF (clk'event and clk='1') THEN
temp:=temp+1;
if(temp=4) then
temp:=0;
end if;
END IF;
count_out<=temp;
END PROCESS;
ENDa;
-------------------------------------------主程序----------------------------------
LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYproject IS
PORT (clk1,rst,clk2: IN std_logic;
Out1: OUT std_logic_vector(7 downto 0);
Out2 :out std_logic_vector(6 downto0);
Out3: OUT std_logic);
ENDproject;
ARCHITECTUREstruct OF project IS
COMPONENT counter_16 IS
PORT(clk,rst : IN std_logic;
count_out : OUT integer range 0 to 15 );
ENDCOMPONENT;
COMPONENT fenpinqi IS
PORT(clk2,rst : IN std_logic;
clk_12,clk_4,clk_16,clk_8 : OUT std_logic);
END COMPONENT ;
COMPONENT counter_4 IS
PORT(clk,rst :IN std_logic;
count_out :OUT integer range 0 to 3 );
ENDCOMPONENT;
COMPONENT xzq4_1 IS
PORT
(
rst:in std_logic;
inp:in integer range 0 to 3;
in1,in2,in3,in4 : In std_logic;
output2 :OUT std_logic
);
ENDCOMPONENT;
COMPONENT caideng IS
PORT
(
input: IN INTEGER RANGE 0 TO 15;
rst:in std_logic;
output3 :OUT std_logic_vector(7 downto 0);
sm :out std_logic_vector(6 downto 0)
);
ENDCOMPONENT;
SIGNALu: integer range 0 to 15;
SIGNALw: integer range 0 to 3;
SIGNALv1,v2,v3,v4: std_logic;
BEGIN
U1:counter_16PORT MAP(clk1,rst,u);
U2:fenpinqiPORT MAP(clk2,rst, v1,v2,v3,v4);
U3:counter_4PORT MAP(v3,rst,w);
U4:xzq4_1 PORT MAP(rst,w, v1,v2,v3,v4,out3);
U5:caidengPORT MAP(u,rst,out1,out2);
ENDstruct;
2、彩燈控制器模擬結果及數據分析
分析：如上圖，clk1控制的是彩燈模塊，clk2控制的是聲音模塊，當rst為高電平是輸出全為0，ck1每出現四個高電平，花型發生一次變化，out2分別顯示1、2、3、4，out1顯示不同的花型，out3發出聲音，如圖脈沖數不同表示發出的聲音不同，但是聲音與花型相比有一定的延遲。
六、硬體實現
1、引腳鎖定圖
2、硬體模擬圖
顯示第一組花型之一
顯示第二組花型之一
顯示第三組花型之一
顯示的第四組花型之一
七、總體電路
整個系統就是各個分模塊組成來實現最後的彩燈控制功能，系統又兩個時鍾來控制一個是控制16進制計數器即控制彩燈控制模塊來實現彩燈的不同輸出，另一個時鍾為分頻器的輸入來進行分頻處理，最後用來控制揚聲器發出不同的音樂，為了使效果明顯盡量達到要求分頻處理的時鍾的頻率比實現彩燈控制的時鍾頻率要高。
將各個模塊連在一起採用在課程中學到的元件例化，將各個模塊的引腳連在一起，使之成為一個整體。元件例化是VHDL設計實體構自上而下層次化設計的重要途徑。整體電路如圖五—1
圖七—1 整體電路圖
八、心得體會
1、在設計時遇到一些主要問題如下：怎麼將各個模塊連在一起、開始硬體模擬時總是出現錯誤，設計方案的選擇。最後我選擇了元件例化將各個模塊連在一起，模擬時是因為短路帽接錯了，當時沒有注意，在方案的選擇時我們選了實現比較簡單的分模塊方案
2、這次的EDA課程設計我學到得東西很多明白了理論與實踐之間的差距，而且對DEA課程有了更深入的理解，尤其是知道了怎麼去應用所學的知識，怎麼去利用網路實現自己的要求，具體體會如下：
（1）要想完成編程就要對DEA知識很熟悉，這樣才能加快編程的速度，另外在編程時一定要小心，稍微有一點粗心都會有很多的錯誤出現，在出現錯誤後要學會尋找錯誤原因如名稱前後不一、數據類型不同、符號寫錯等等
（2）拿道題目後要注意分析，要學會總體把握，然後再一一一細化、學會將復雜的問題簡單化，分析時一定要有一個明確的目標。
（3）要學會理論聯系實際，在程序導入到實驗箱後，居然不顯示結果，認真的檢查看看操作是否有錯誤、試驗箱中該短路的是否已用短路帽短路、又重新檢查了一下程序，結果發現是短路帽接錯了，所以看似很簡單的操作自己操作起來可能會有很大的漏洞，所以親自動手是很重要的。
（4）當自己的只是有限時，要注意運用網路等一切資源，要學會知識的靈活運用在查閱的過程中學到了很多在書本所沒有學到的知識，通過查閱相關資料進一步加深了對EDA的了解
總的來說，通過這次課程設計不僅鍛煉了我們的動手和動腦能力，也使我懂得了理論與實際相結合的重要性，只有理論知識是遠遠不夠的，要把所學的理論知識與實踐相結合起來，才能提高自己的實際動手能力和獨立思考的能力。還有最重要的一點就是要有一絲不苟的精神和端正認真的態度，遇到困難後要學會積極的面對。
3、在此設計中聲音會有一定的延遲，可以考慮用花型輸出信號作為4選1的控制信號
九、參考書目：
趙偉軍，《Protel99se教程》，北京，人民郵電出版社，1996年
金西，《VHDL與復雜數字系統設計》，西安，西安電子科技大學出版社，2003
漢澤西，《EDA技術及其應用》，北京，北京航空航天大學出版社，2004
[4] 黃任，《VHDL入門.解惑.經典實例.經驗總結》，北京，北京航空航天大學出版社，2005
[5] 李洋,《EDA技術 使用教程》，北京，機械工業出版社，2009
[6] 網路資源：EDA課程設計、EDA課程設計—彩燈控制器等
5. 。plc製作彩燈控制器
蘇 州 市 職 業 大 學
課程設計說明書
名稱 彩燈循環點亮的PLC控制
07年6月25日至07年6月29日共1周
院 系 計算機工程系
班 級 04計算機—機電
姓 名 孫言江
系 主 任 宣仲良
教研室主任 劉文芝
指導教師 嚴俊高
目錄
一、概述 6
二、硬體設計要求 6
1、控制要求 .6
2、系統設計流程示意圖 .6
3、I/O分配 .6
4、I/O接線圖 .8
三、軟體設計要求 8
1、系統設計梯形圖 .8
2、系統設計指令表 .10
四、系統調試 10
硬體調試 .10
軟體調試 .10
運行調試 .11
五、設計心得： 11
六、參考文獻 11
一、概述：
隨著微處理器、計算機和數字通信技術的飛速發展，計算機控制已擴展到所有的控制領域。現代社會要求製造業對市場需求迅速的反應，生產出小批量、多品種、多規格、低成本和高質量的產品。為了滿足這一需求，生產設備的控制系統必須具有極高的靈活性和可靠性，可編程式控制制器就順應而生。
利用PLC可編程式控制制器，三菱FX2N-48MR可編程式控制制器進行彩燈循環點亮的PLC控制的編程。
二、硬體設計要求：
1、控制要求為：三盞彩燈HL1、HL2、HL3、HL4、HL5、HL6、HL7，按下啟動按鈕後HL1、HL2、HL3亮，1S後HL1滅HL2、HL3、HL4亮，1S後HL2滅HL3、HL4、HL5亮，1S後HL3滅HL4、HL5、HL6亮，1S後HL4滅HL5、HL6、HL7亮，1S後HL1、HL2、HL3、HL4全亮，1S後HL1、HL2、HL3、HL4、HL5、HL6、HL7全滅， 1S後HL1、HL2、HL3亮…………如此循環直至記數的次數到；隨時按停止按鈕停止系統運行。
2、系統設計流程示意圖如下圖1：
3、I/O分配：
輸入埠 輸出埠
啟動按鈕SB0 X0 HL1 Y1
停止按鈕SB1 X1 HL2 Y2
HL3 Y3
HL4 Y4
HL5 Y5
HL6 Y6
HL7 Y7
圖1：流程示意圖
4、I/O接線圖：
圖2 ：I/O接線圖
三、軟體設計要求：
1、系統設計梯形圖：
圖3：梯形圖
2、系統設計指令表：
四、系統調試：
硬體調試：接通電源，檢查三菱FX2N-48MR可編程式控制制器是否可以正常工作，接頭是否接觸良好，然後把其與電腦的通信口連接。
軟體調試：按要求輸入梯形圖，轉換成指令表，並進行語法的檢查，正確後設置正確的通信口，將指令讀入到指定的可編程式控制制器ROM中，進行下一步的調試。
運行調試：在硬體調試和軟體調試正確的基礎上，打開三菱FX2N-48MR可編程式控制制器的「RUN」開關進行調試；觀察運行的情況，看是否是隨時按下停止按鈕可以停止系統運行，或者等待100個脈沖後，系統是否停止運行。
根據以上的調試情況，本彩燈循環點亮的PLC控制系統設計符合要求。
五、設計心得：
通過這次對彩燈循環點亮的PLC控制，讓我了解了plc梯形圖、指令表、外部接線圖有了更好的了解，也讓我了解了關於PLC設計原理。有很多設計理念來源於實際，從中找出最適合的設計方法。
雖然本次課程設計是要求自己獨立完成，但是，彼此還是脫離不了集體的力量，遇到問題和同學互相討論交流。多和同學討論。我們在做課程設計的過程中要不停的討論問題，這樣，我們可以盡可能的統一思想，這樣就不會使自己在做的過程中沒有方向，並且這樣也是為了方便最後設計和在一起。討論不僅是一些思想的問題，還可以深入的討論一些技術上的問題，這樣可以使自己的處理問題要快一些，少走彎路。多改變自己設計的方法，在設計的過程中最好要不停的改善自己解決問題的方法，這樣可以方便自己解決問題
6. 彩燈的控制器應該怎去接呢
彩燈控制器是一種元器件，主要由掩膜固化IC主控，由可控硅BT136雙輸出300W控制電路。
高壓型LED產品控制器：高壓型LED產品設計電壓是交流/直流220V電壓，每個迴路LED數量36-48個串聯，每個迴路電流20mA以下，限流方式有兩種，一種是電阻限流，這種方式電阻功耗較大，建議使用每4個LED串接一個1/4W金屬模電阻，均勻分布散熱，這種接法是最穩定可靠；另一種是電阻電容串聯限流，這種接法大部分電壓降在電容上，電阻功耗小，只能用在穩定的長亮狀態，如果閃動電容儲能，反而電壓加倍，LED容易損壞。凡是使用控制器的LED必須使用電阻限流方式，LED一般每個迴路一米，功率5W，三色功率每米15W。常用漸變控制器NE112K控制直流1200W，NE103D交流負載4500W直流負載1500W，如果燈管閃動單元多就使用NE112K，如果只需要整體閃動就使用NE103D。如果使用漸變方式，要注意負載匹配，霓虹燈和LED的發光分布特性不一樣，同一迴路不能混接不同類型的負載。
7. 求助可編程彩燈控制器的設計
用PLC做，建議你自己認真做，過程對你的好處很大。
8. led彩燈控制器的原理是什麼
led七彩燈的工作原理:變色燈是由紅(R)、綠(G)、藍(B)三基色LED組成的。雙色LED是我們十分熟悉的。一般由紅光LED及綠光LED組成。它可以單獨發出紅光或綠光。若紅光及綠光同時亮點時，紅綠兩種光混合成橙黃色。變色燈的變色原理是通過三種基色LED分別點亮兩個LED時，它可以發出黃、紫、青色(如紅藍兩LED點亮時發出紫色光)若紅綠藍三種LED同時點亮時，它會產生白光。如果有電路能使紅綠、藍光LED分別兩兩點亮、單獨點亮及三基色 LED同時點亮，則他就能發出七種不同顏色的光來，於是就出現了七彩LED燈的這種現象。
9. 可編程彩燈控制器
1、顯示驅動可採用逐行逐列動態掃描方式 2、用兩個定時器控制點亮與熄滅 3、各種圖案可通過串口下載 4、最好用08介面的LED通用單元板
10. 急求!!!!用PLC製作彩燈控制器!!
蘇 州 市 職 業 大 學
課程設計說明書
名稱 彩燈循環點亮的PLC控制
07年6月25日至07年6月29日共1周
院 系 計算機工程系
班 級 04計算機—機電
姓 名 孫言江
系 主 任 宣仲良
教研室主任 劉文芝
指導教師 嚴俊高
目錄
一、概述 6
二、硬體設計要求 6
1、控制要求 .6
2、系統設計流程示意圖 .6
3、I/O分配 .6
4、I/O接線圖 .8
三、軟體設計要求 8
1、系統設計梯形圖 .8
2、系統設計指令表 .10
四、系統調試 10
硬體調試 .10
軟體調試 .10
運行調試 .11
五、設計心得： 11
六、參考文獻 11
一、概述：
隨著微處理器、計算機和數字通信技術的飛速發展，計算機控制已擴展到所有的控制領域。現代社會要求製造業對市場需求迅速的反應，生產出小批量、多品種、多規格、低成本和高質量的產品。為了滿足這一需求，生產設備的控制系統必須具有極高的靈活性和可靠性，可編程式控制制器就順應而生。
利用PLC可編程式控制制器，三菱FX2N-48MR可編程式控制制器進行彩燈循環點亮的PLC控制的編程。
二、硬體設計要求：
1、控制要求為：三盞彩燈HL1、HL2、HL3、HL4、HL5、HL6、HL7，按下啟動按鈕後HL1、HL2、HL3亮，1S後HL1滅HL2、HL3、HL4亮，1S後HL2滅HL3、HL4、HL5亮，1S後HL3滅HL4、HL5、HL6亮，1S後HL4滅HL5、HL6、HL7亮，1S後HL1、HL2、HL3、HL4全亮，1S後HL1、HL2、HL3、HL4、HL5、HL6、HL7全滅， 1S後HL1、HL2、HL3亮…………如此循環直至記數的次數到；隨時按停止按鈕停止系統運行。
2、系統設計流程示意圖如下圖1：
3、I/O分配：
輸入埠 輸出埠
啟動按鈕SB0 X0 HL1 Y1
停止按鈕SB1 X1 HL2 Y2
HL3 Y3
HL4 Y4
HL5 Y5
HL6 Y6
HL7 Y7
圖1：流程示意圖
4、I/O接線圖：
圖2 ：I/O接線圖
三、軟體設計要求：
1、系統設計梯形圖：
圖3：梯形圖
2、系統設計指令表：
四、系統調試：
硬體調試：接通電源，檢查三菱FX2N-48MR可編程式控制制器是否可以正常工作，接頭是否接觸良好，然後把其與電腦的通信口連接。
軟體調試：按要求輸入梯形圖，轉換成指令表，並進行語法的檢查，正確後設置正確的通信口，將指令讀入到指定的可編程式控制制器ROM中，進行下一步的調試。
運行調試：在硬體調試和軟體調試正確的基礎上，打開三菱FX2N-48MR可編程式控制制器的「RUN」開關進行調試；觀察運行的情況，看是否是隨時按下停止按鈕可以停止系統運行，或者等待100個脈沖後，系統是否停止運行。
根據以上的調試情況，本彩燈循環點亮的PLC控制系統設計符合要求。
五、設計心得：
通過這次對彩燈循環點亮的PLC控制，讓我了解了plc梯形圖、指令表、外部接線圖有了更好的了解，也讓我了解了關於PLC設計原理。有很多設計理念來源於實際，從中找出最適合的設計方法。
雖然本次課程設計是要求自己獨立完成，但是，彼此還是脫離不了集體的力量，遇到問題和同學互相討論交流。多和同學討論。我們在做課程設計的過程中要不停的討論問題，這樣，我們可以盡可能的統一思想，這樣就不會使自己在做的過程中沒有方向，並且這樣也是為了方便最後設計和在一起。討論不僅是一些思想的問題，還可以深入的討論一些技術上的問題，這樣可以使自己的處理問題要快一些，少走彎路。多改變自己設計的方法，在設計的過程中最好要不停的改善自己解決問題的方法，這樣可以方便自己解決問題
六、參考文獻：
[1]廖常初. PLC基礎及應用.北京：機械工業出版社
[2]史國生. 電氣控制與可編程式控制制器技術.北京：化學工業出版社，2003
[3]孫振強. 可編程式控制制器原理及應用教程.北京：清華大學出版社
[4]阮友德. 電氣控制與PLC實訓教程.北京：人民郵電出版社，2006