modelsim可以編譯verilog嗎

Ⅰ verilog的設計軟體是什麼啊學習VERILOG語言要裝什麼軟體啊

你可以安裝Modelsim模擬軟體，它既可以實現寫代碼（語言編程），編譯，又可以模擬，易學易用，是現在普遍使用的電子軟體；還有Quartus II開發環境軟體，無論是工作在Unix,還是linux工作站還是PC機上，它都可以使你輕松地進行實行設計，編譯綜合和器件下載。它是一個綜合性平台，我還是建議你先學習Modelsim，它易學易用。

Ⅱ 請問 用什麼軟體來 編寫verilog 語言

請問 用什麼軟體來 編寫verilog 語言？

首先，應該是用什麼軟體來模擬 verilog語言描述的電路。
用ModelSim VCS NCverilog都可以，ISE也有自帶的模擬器的

使用ise嗎？ 為什麼裝上ise後有很多個可執行的exe文件，到底該運行哪個？
xilinx platform studio 應該是用這個，ISE是用來做RTL代碼，模擬，綜合的，下載的話要生成相應的bit流，然後下載，如果要出效果，還要寫constrain文件，做管腳、時序等相應的設置

還有 想要生成能下載到fpga中的文件，是不是也是通過ise來生成的？
對，是用ISE來生成，綜合 布局布線後，生成bit流文件，通過並口和Jtag都可以下載

寫vhdl可以用 quartus

還有個軟體叫 xilinx platform studio 這個是用來干什麼的？
這個軟體已經解釋了，我回去看看實驗室電腦給你確認下，成天用vcs，ISE好久沒碰了

謝謝

有問題在聯系