linux編譯cmakefile

❶ linux中make makefiles這個命令是什麼意思

無論是在Linux還是在Unix環境中，make都是一個非常重要的編譯命令。不管是自己進行項目開發還是安裝應用軟體，我們都經常要用到
make或make
install。利用make工具，我們可以將大型的開發項目分解成為多個更易於管理的模塊，對於一個包括幾百個源文件的應用程序，使用make和
makefile工具就可以簡潔明快地理順各個源文件之間紛繁復雜的相互關系。而且如此多的源文件，如果每次都要鍵入gcc命令進行編譯的話，那對程序員
來說簡直就是一場災難。而make工具則可自動完成編譯工作，並且可以只對程序員在上次編譯後修改過的部分進行編譯。因此，有效的利用make和
makefile工具可以大大提高項目開發的效率。同時掌握make和makefile之後，您也不會再面對著Linux下的應用軟體手足無措了。
但令人遺憾的是，在許多講述Linux應用的書籍上都沒有詳細介紹這個功能強大但又非常復雜的編譯工具。在這里我就向大家詳細介紹一下make及其描述文件
makefile。
Makefile文件
Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系並自動維護編譯工作。而makefile 文件需要按照某種語法進行編寫，文件
中
需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。makefile 文件是許多編譯器--包括 Windows NT
下的編譯器--維護編譯信息的常用方法，只是在集成開發環境中，用戶通過友好的界面修改 makefile 文件而已。

在 UNIX 系統中，習慣使用 Makefile 作為 makfile 文件。如果要使用其他文件作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 文件：

$ make -f Makefile.debug

例如，一個名為prog的程序由三個C源文件filea.c、fileb.c和filec.c以及庫文件LS編譯生成，這三個文件還分別包含自
己的頭文件a.h
、b.h和c.h。通常情況下，C編譯器將會輸出三個目標文件filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要
聲明用到一個名為defs的文件，但filec.c不用。即在filea.c和fileb.c里都有這樣的聲明：

#include "defs"

那麼下面的文檔就描述了這些文件之間的相互聯系:

#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c

這個描述文檔就是一個簡單的makefile文件。

從上面的例子注意到，第一個字元為 # 的行為注釋行。第一個非注釋行指定prog由三個目標文件filea.o、fileb.o和filec.o鏈接生成。第三行描述了如何從prog所依賴的文件建立可執行文件。接下來的4、6、8行分別指定三個目標文件，以及它們所依賴的.c和.h文件以及defs文件。而5、7、9行則指定了如何從目標所依賴的文
件建立目標。

當filea.c或a.h文件在編譯之後又被修改，則 make 工具可自動重新編譯filea.o，如果在前後兩次編譯之間，filea.C 和a.h 均沒有被修改，而且 test.o 還存在的話，就沒有必要重新編譯。這種依賴關系在多源文件的程序編譯中尤其重要。通過這種依賴關系的定義，make 工具可避免許多不必要的編譯工作。當然，利用 Shell
腳本也可以達到自動編譯的效果，但是，Shell 腳本將全部編譯任何源文件，包括哪些不必要重新編譯的源文件，而 make 工具則可根據目標上一次編譯的時間和目標所依賴的源文件的更新時間而自動判斷應當編譯哪個源文件。

Makefile文件作為一種描述文檔一般需要包含以下內容:
◆ 宏定義
◆ 源文件之間的相互依賴關系
◆ 可執行的命令

Makefile中允許使用簡單的宏指代源文件及其相關編譯信息，在Linux中也稱宏為變數。在引用宏時只需在變數前加$符號，但值得注意的是，如果變數名的長度超過一個字元，在引用時就必須加圓括弧（）。下面都是有效的宏引用：

$(CFLAGS)
$2
$Z
$(Z)

其中最後兩個引用是完全一致的。需要注意的是一些宏的預定義變數，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行命令的過程中會發生相應的變化，而在GNU make中則定義了更多的預定義變數。關於預定義變數的詳細內容，宏定義的使用可以使我們脫離那些冗長乏味的編譯選項，為編寫makefile文
件帶來很大的方便。

# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
……

此時如果執行不帶參數的make命令，將連接三個目標文件和庫文件LS；但是如果在make命令後帶有新的宏定義：

make "LIBES= -LL -LS"

則命令行後面的宏定義將覆蓋makefile文件中的宏定義。若LL也是庫文件，此時make命令將連接三個目標文件以及兩個庫文件LS和LL。

在Unix系統中沒有對常量NULL作出明確的定義，因此我們要定義NULL字元串時要使用下述宏定義：

STRINGNAME=

Make命令
在make命令後不僅可以出現宏定義，還可以跟其他命令行參數，這些參數指定了需要編譯的目標文件。其標准形式為：

target1 [target2 …]:[:][dependent1 …][;commands][#…]
[(tab) commands][#…]

方括弧中間的部分表示可選項。Targets和dependents當中可以包含字元、數字、句點和"/"符號。除了引用，commands中不能含有"#",也不允許換行。
在通常的情況下命令行參數中只含有一個":"，此時command序列通常和makefile文件中某些定義文件間依賴關系的描述行有關。如果與目標相關連的那些描述行指定了相關的command序列，那麼就執行這些相關的command命令，即使在分號和(tab)後面的aommand欄位甚至有可能是NULL。如果那些與目標相關連的行沒有指定command，那麼將調用系統默認的目標文件生成規則。
如果命令行參數中含有兩個冒號"::"，則此時的command序列也許會和makefile中所有描述文件依賴關系的行有關。此時將執行那些與目標相關連的描述行所
指向的相關命令。同時還將執行build-in規則。
如果在執行command命令時返回了一個非"0"的出錯信號，例如makefile文件中出現了錯誤的目標文件名或者出現了以連字元打頭的命令字元串，make操作一般會就此終止，但如果make後帶有"-i"參數，則make將忽略此類出錯信號。
Make命本身可帶有四種參數：標志、宏定義、描述文件名和目標文件名。其標准形式為：

Make [flags] [macro definitions] [targets]

Unix系統下標志位flags選項及其含義為：
-f file 指定file文件為描述文件，如果file參數為"-"符，那麼描述文件指向標准輸入。如果沒有"-f"參數，則系統將默認當前目錄下名為makefile或者名為Makefile的文件為描述文件。在Linux中， GNU make 工具在當前工作目錄中按照GNUmakefile、makefile、Makefile的順序搜索 makefile文件。
-i 忽略命令執行返回的出錯信息。
-s 沉默模式，在執行之前不輸出相應的命令行信息。

-r 禁止使用build-in規則。

-n 非執行模式，輸出所有執行命令，但並不執行。

-t 更新目標文件。
-q make操作將根據目標文件是否已經更新返回"0"或非"0"的狀態信息。
-p 輸出所有宏定義和目標文件描述。
-d Debug模式，輸出有關文件和檢測時間的詳細信息。
Linux下make標志位的常用選項與Unix系統中稍有不同，下面我們只列出了不同部分：
-c dir 在讀取 makefile 之前改變到指定的目錄dir。
-I dir 當包含其他 makefile文件時，利用該選項指定搜索目錄。
-h help文擋，顯示所有的make選項。
-w 在處理 makefile 之前和之後，都顯示工作目錄。
通過命令行參數中的target ，可指定make要編譯的目標，並且允許同時定義編譯多個目標，操作時按照從左向右的順序依次編譯target選項中指定的目標文件。如果命令行中沒有指定目標，則系統默認target指向描述文件中第一個目標文件。

通常，makefile 中還定義有 clean 目標，可用來清除編譯過程中的中間文件，例如：

clean:
rm -f *.o

運行 make clean 時，將執行 rm -f *.o 命令，最終刪除所有編譯過程中產生的所有中間文件。
隱含規則
在make 工具中包含有一些內置的或隱含的規則，這些規則定義了如何從不同的依賴文件建立特定類型的目標。Unix系統通常支持一種基於文件擴展名即文件名後綴的隱含規則。這種後綴規則定義了如何將一個具有特定文件名後綴的文件（例如.c文件），轉換成為具有另一種文件名後綴的文件（例如.o文件）：

.c:.o
$(CC) $(CFLAGS) $(CPPFLAGS) -c -o $@ $<

系統中默認的常用文件擴展名及其含義為：
.o 目標文件
.c C源文件
.f FORTRAN源文件
.s 匯編源文件
.y Yacc-C源語法
.l Lex源語法
在早期的Unix系統系統中還支持Yacc-C源語法和Lex源語法。在編譯過程中，系統會首先在makefile文件中尋找與目標文件相關的.C文件，如果還有與之相依賴的.y和.l文件，則首先將其轉換為.c文件後再編譯生成相應的.o文件；如果沒有與目標相關的.c文件而只有相關的.y文件，則系統將直接編譯.y文件。
而GNU make 除了支持後綴規則外還支持另一種類型的隱含規則--模式規則。這種規則更加通用，因為可以利用模式規則定義更加復雜的依賴性規則。模式規則看起來非常類似於正則規則，但在目標名稱的前面多了一個 % 號，同時可用來定義目標和依賴文件之間的關系，例如下面的模式規則定義了如何將任意一個 file.c 文件轉換為 file.o 文件：

%.c:%.o
$(CC) $(CFLAGS) $(CPPFLAGS) -c -o $@ $<
#EXAMPLE#

下面將給出一個較為全面的示例來對makefile文件和make命令的執行進行進一步的說明，其中make命令不僅涉及到了C源文件還包括了Yacc語法。本例選自"Unix
Programmer's Manual 7th Edition, Volume 2A" Page 283-284
下面是描述文件的具體內容：

#Description file for the Make command
#Send to print
P=und -3 | opr -r2
#The source files that are needed by object files
FILES= Makefile version.c defs main.c donamc.c misc.c file.c \
dosys.c gram.y lex.c gcos.c
#The definitions of object files
OBJECTS= vesion.o main.o donamc.o misc.o file.o dosys.o gram.o
LIBES= -LS
LINT= lnit -p
CFLAGS= -O
make: $(OBJECTS)
cc $(CFLAGS) $(OBJECTS) $(LIBES) -o make
size make
$(OBJECTS): defs
gram.o: lex.c
cleanup:
-rm *.o gram.c
install:
@size make /usr/bin/make
cp make /usr/bin/make ; rm make
#print recently changed files
print: $(FILES)
pr $? | $P
touch print
test:
make -dp | grep -v TIME>1zap
/usr/bin/make -dp | grep -v TIME>2zap
diff 1zap 2zap
rm 1zap 2zap
lint: dosys.c donamc.c file.c main.c misc.c version.c gram.c
$(LINT) dosys.c donamc.c file.c main.c misc.c version.c \
gram.c
rm gram.c
arch:
ar uv /sys/source/s2/make.a $(FILES)

通常在描述文件中應象上面一樣定義要求輸出將要執行的命令。在執行了make命令之後，輸出結果為：

$ make
cc -c version.c
cc -c main.c
cc -c donamc.c
cc -c misc.c
cc -c file.c
cc -c dosys.c
yacc gram.y
mv y.tab.c gram.c
cc -c gram.c
cc version.o main.o donamc.o misc.o file.o dosys.o gram.o \
-LS -o make
13188+3348+3044=19580b=046174b

最後的數字信息是執行"@size make"命令的輸出結果。之所以只有輸出結果而沒有相應的命令行，是因為"@size make"命令以"@"起始，這個符號禁止列印輸出它所在的命令行。

描述文件中的最後幾條命令行在維護編譯信息方面非常有用。其中"print"命令行的作用是列印輸出在執行過上次"make print"命令後所有改動過的文件名稱。系
統使用一個名為print的0位元組文件來確定執行print命令的具體時間，而宏$?則指向那些在print文件改動過之後進行修改的文件的文件名。如果想要指定執行print命令後，將輸出結果送入某個指定的文件，那麼就可修改P的宏定義：

make print "P= cat>zap"

在Linux中大多數軟體提供的是源代碼，而不是現成的可執行文件，這就要求用戶根據自己系統的實際情況和自身的需要來配置、編譯源程序後，軟體才能使用。只有掌握了make工具，才能讓我們真正享受到到Linux這個自由軟體世界的帶給我們無窮樂趣。

❷ linux內核模塊編譯-通過Makefile重命名.ko文件名和模塊名

假設模塊的源文件為hello.c，源碼如下：

使用該文件編譯內核模塊。
正常情況下，Makefile文件內容如下：

執行 make 命令，生成hello.ko文件。
執行 sudo insmod hello.ko 命令，安裝該模塊。
執行 lsmod 命令，查看安裝的模塊。就會看到第一行的就是hello模塊。

但是，如果想自定義模塊名稱為 xmole ，而不是默認的 hello ，如何實現呢？方法如下：
在Makefile中重命名obj-m並將obj-m的依賴關系設置為原始模塊(hello)
修改後的Makefile文件內容如下：

將obj-m設置為 xmole .o，並使 xmole .o依賴於 hello .o.
執行 make 命令後，生成 xmole .ko, 而不是 hello .ko，
安裝命令: sudo insmod xmole.ko
查看命令： lsmod ，就會看到被安裝名為 xmole 的模塊。

❸ Linux中編寫了內核模塊的C源程序之後怎麼編寫makefile文件的內容

make命令執行時，需要一個 Makefile 文件，以告訴make命令需要怎麼樣的去編譯和鏈接程序。

首先，我們用一個示例來說明Makefile的書寫規則。以便給大家一個感興認識。這個示例來源於GNU的make使用手冊，在這個示例中，我們的工程有8個C文件，和3個頭文件，我們要寫一個Makefile來告訴make命令如何編譯和鏈接這幾個文件。我們的規則是：
1）如果這個工程沒有編譯過，那麼我們的所有C文件都要編譯並被鏈接。
2）如果這個工程的某幾個C文件被修改，那麼我們只編譯被修改的C文件，並鏈接目標程序。
3）如果這個工程的頭文件被改變了，那麼我們需要編譯引用了這幾個頭文件的C文件，並鏈接目標程序。

只要我們的Makefile寫得夠好，所有的這一切，我們只用一個make命令就可以完成，make命令會自動智能地根據當前的文件修改的情況來確定哪些文件需要重編譯，從而自己編譯所需要的文件和鏈接目標程序。

一、Makefile的規則

在講述這個Makefile之前，還是讓我們先來粗略地看一看Makefile的規則。

target ... : prerequisites ...
command
...
...

target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽（Label），對於標簽這種特性，在後續的「偽目標」章節中會有敘述。

prerequisites就是，要生成那個target所需要的文件或是目標。

command也就是make需要執行的命令。（任意的Shell命令）

這
是一個文件的依賴關系，也就是說，target這一個或多個的目標文件依賴於prerequisites中的文件，其生成規則定義在command中。說
白一點就是說，prerequisites中如果有一個以上的文件比target文件要新的話，command所定義的命令就會被執行。這就是
Makefile的規則。也就是Makefile中最核心的內容。

說到底，Makefile的東西就是這樣一點，好像我的這篇文檔也該結束了。呵呵。還不盡然，這是Makefile的主線和核心，但要寫好一個Makefile還不夠，我會以後面一點一點地結合我的工作經驗給你慢慢到來。內容還多著呢。：）

二、一個示例

正如前面所說的，如果一個工程有3個頭文件，和8個C文件，我們為了完成前面所述的那三個規則，我們的Makefile應該是下面的這個樣子的。

edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

反
斜杠（/）是換行符的意思。這樣比較便於Makefile的易讀。我們可以把這個內容保存在文件為「Makefile」或「makefile」的文件中，
然後在該目錄下直接輸入命令「make」就可以生成執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地執行一下「make
clean」就可以了。

在這個makefile中，目標文件（target）包含：執行文件edit和中間目標文件（*.o），依賴文件
（prerequisites）就是冒號後面的那些 .c 文件和 .h文件。每一個 .o 文件都有一組依賴文件，而這些 .o 文件又是執行文件
edit 的依賴文件。依賴關系的實質上就是說明了目標文件是由哪些文件生成的，換言之，目標文件是哪些文件更新的。

在定義好依賴關系
後，後續的那一行定義了如何生成目標文件的操作系統命令，一定要以一個Tab鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命
令。make會比較targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的
日期要新，或者target不存在的話，那麼，make就會執行後續定義的命令。

這里要說明一點的是，clean不是一個文件，它只不過
是一個動作名字，有點像C語言中的lable一樣，其冒號後什麼也沒有，那麼，make就不會自動去找文件的依賴性，也就不會自動執行其後所定義的命令。
要執行其後的命令，就要在make命令後明顯得指出這個lable的名字。這樣的方法非常有用，我們可以在一個makefile中定義不用的編譯或是和編
譯無關的命令，比如程序的打包，程序的備份，等等。

❹ 在linux下怎麼makefile

Linux系統下makefile的作用把編寫好的源文件進行編譯與鏈接，makefile的基本格式如下：

target…
：prerequisite…
(Tab鍵)command
#格式解釋
target:生成的目標文件，可以是可執行文件，也可以是中間目標文件
prerequisite:生成target所需要的文件
command:make需要的執行命令，一般是編譯與鏈接的命令，命令前面必須要有Tab鍵才能有效果

makefile的簡單例子（用的Ubuntu11.10）：

gcc–chello.c：編譯command目錄下的hello.c源文件，編譯之後會生成hello.o中間文件。
rm：刪除command目錄下的hello.o與exe.out文件
./exe.out：輸出exe.out可執行文件，hello.c中寫的是HelloWorld!
make：make命令與makeexe命令執行的效果是一樣的。

❺ linux下Makefile編寫求助

部分如下，其餘自己補充就是，關鍵答源是
all:scull_test
make -C $(KDIR) M=${pwd} moles
echo ""
echo "Run \"insmod scull.ko\" to install scull device."
echo "Run \"mknod DEVICE_FILE c MAJOR MINOR\" to make a device file."
echo "團亂"

scull_test:scull_test.c
gcc -o $@ $<塌舉檔

❻ [Linux]編寫一個簡單的C語言程序，編寫Makefile文件。

八 環境變數
8.1 查看環境變數
$ env  顯示所有的環境變數設置
$ echo $ENV_VARIABLE  顯示指定環境變數的設置
例：
$ echo $PATH
/bin:/etc:/usr/bin:/tcb/bin

8.2 設定環境變數
$ ENV_VARIABLE=XXX;export ENV_VARIABLE
例：
$ PATH=$PATH:$INFORMIXDIR/bin;export PATH  將環境變數PATH設定為原PATH值+$INFORMIXDIR/bin

8.3 取消環境變數設置
$ unset $ENV_VARIABLE
例：
$ set GZJ=gzj;export GZJ  設置環境變數GZJ
$ echo $GZJ
gzj  顯示環境變數值
$ unset $GZJ  取消環境變數GZJ的設置
$ echo $GZJ
 已取消

一 makefile規則
makefile是一個make的規則描述腳本文件，包括四種類型行：目標行、命令行、宏定義行和make偽指令行（如「include」）。makefile文件中注釋以「#」開頭。當一行寫不下時，可以用續行符「\」轉入下一行。
1.1 目標行
目標行告訴make建立什麼。它由一個目標名表後面跟冒號「:」，再跟一個依賴性表組成。
例：
example: depfile deptarget
該目標行指出目標example與depfile和deptarget有依賴關系，如果depfile或deptarget有修改，則重新生成目標。
example1 example2 example3: deptarget1 deptarget2 depfile
該目標行指出目標名表中的example1、example2、example3這三個各自獨立的目標是用相同的依賴列表和規則生成的。
clean:
空的依賴列表說明目標clean沒有其他依賴關系。

目標行後續的以Tab 開始的行是指出目標的生成規則，該Tab字元不能以空格代替。例如：
example.o:example.c example.h
cc –c example.c
該例子指出目標example.o依賴於example.c和example.h。如果example.c或example.h其中之一改變了，就需要執行命令cc –c example.c重新生成目標example.o。
可以用文件名模式匹配來自動為目標生成依賴表，如：
prog: *.c

以下是一個簡單的makefile的例子：

圖 1 最簡單的makefile例
make使用makefile文件時，從第一個目標開始掃描。上例中的第一個目標為all，所以目標clean不會自動被執行，可以通過命令make clean來生成目標。

1.2 命令行
命令行用來定義生成目標的動作。
在目標行中分號「;」後面的文件都認為是一個命令，或者一行以Tab製表符開始的也是命令。
如在上面的makefile例中，第三行以Tab字元開始的cc命令即是一個命令行，說明要生成hello應執行的命令。也可以寫成：hello:hello.o;cc –c hello –L…
一般情況下，命令行的命令會在標准輸出中回顯出來，如對上面的makefile執行make時，標准輸出如下：
cc -c hello.c
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -c hello1.c
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
如果不希望命令本身回顯，可在命令前加@字元，如在上例中不希望回顯cc –c hello.c和cc –c hello1.c，可修改makefile文件如下：

圖 2 抑制回顯的makefile例
對該makefile文件執行make時，標准輸出如下：
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
可以看出，命令行前有@字元的不回顯。

1.3 宏定義行
在makefile中，可以使用宏定義減少用戶的輸入，例如上例中對hello和hello1的編譯選項均為「-L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11」，此時可以用宏來代替，如：
圖 3 使用宏定義的makefile例
宏定義的基本語法是：
name=value
在定義宏時，次序不重要。宏不需要在使用前定義。如果一個宏定義多次，則使用最後一次的定義值。
可以使用「$」字元和「()」或「{}」來引用宏，例如：
cc –o hello.o $(CCFLAGS) hello.o
也可以將一個宏賦值給另一個宏，但這樣的定義不能循環嵌套，如：
A=value1
B=value2
C=$(A) $(B)等價於C=value1 value2

1.4 偽指令
makefile大部分由宏定義行、命令行和目標行組成。第四種類型是make偽指令行。make偽指令沒有標准化，不同的make可能支持不同的偽指令集，使得makefile有一定的不兼容性。如果要考慮移植性問題，則要避免使用make偽指令。但有一些偽指令，如include，由於使用比較多，很多不同make都提供該偽指令。
1.4.1 偽指令include
該偽指令類似C語言中的#include，它允許一次編寫常用的定義並包括它。include偽指令必須在一行中，第一個元素必須是include，並且跟一個要包含的文件名，如：
include default.mk

1.4.2 偽指令「#」
「#」字元也是make的偽指令，它指出「#」後面的文件是注釋，如：
PROGNAME=test # define macro
#don't modify this

二 後綴規則
2.1 雙後綴規則
在前面的makefile例中有許多重復內容，例如，生成hello和hello1的命令類似，生成hello.o和hello1.o的命令也類似，除了編譯或鏈接的文件不一樣外，其它均相同，這時，我們就可以使用後綴規則。首先看一個雙後綴的例子：
圖 4 使用雙後綴規則的makefile例
後綴規則使用特殊的目標名「.SUFFIXES」。
第一行中.SUFFIXES的依賴表為空，用來清除原有的後綴規則，因為.SUFFIXES可以在makefile中多次使用，每一次都將新的後綴規則加入以前的後綴規則中。
第二行中指定後綴規則為「.c .o」，即表示將所有的.c文件轉換為.o文件。
第三行指定將.c文件轉換成.o文件的方法。$(CC)為make的預定義宏，其默認值為cc，$<為特殊的宏，代替當前的源文件，即所有要編譯的.c文件。
第六行指定目標hello和hello1的生成方法。$@為特殊的宏，代替當前的目標名，即hello和hello1，[email protected]即為hello.o和hello1.o。

上例介紹的是雙後綴規則，即它包含兩個後綴，如.c.o，用來把一個C源文件編譯為目標文件。雙後綴規則描述如何由第一個後綴類型的文件生成第二個後綴類型的文件，例如：.c.o規則描述如何由.c文件生成.o文件。

2.2 單後綴規則
單後綴規則描述了怎樣由指定後綴的文件生成由它基名為名字的文件。例如使用單後綴規則.c，可以由hello.c和hello1.c生成hello和hello1文件。例如將前面的makefile改為：
圖 5 使用單後綴規則的makefile例
由於.c後綴規則為make標准後綴規則，make為其指定了相應的命令行，所以在makefile中可以不用再指定其目標生成的具體命令行。

下表是make提供的標准後綴規則。
表 1 make標准後綴規則
後綴規則 命令行
.c $(LINK.c) –o $@ $< $(LDLIBS)
.c.ln $(LINK.c) $(POUTPUT OPTPUT OPTION) –i $<
.c.o $(COMPILE.c) $(OUTPUT OPTION) $<
.c.a $(COMPILE.c) –o $% $<
$(AR) $(ARFLAGS) $@ $%
$(RM) $%

三 特殊目標
在後綴規則中使用了特殊目標.SUFFIXES，用來指定新增的後綴規則。make還提供了幾個特殊目標來設置make的行為，下面為一些特殊的目標：
 .IGNORE
make在執行命令行時，如果返回的是錯誤碼，make的預設動作是停止並退出。增加該目標後，make將忽略命令行返回的錯誤碼，並繼續執行後續的操作。

 .SILENT
前面已經介紹過，make在執行命令行時會回顯命令行內容，在命令行前增加「@」字元將抑制該命令行的回顯。
如果增加該目標，所有的命令行不再回顯，相當於在每個命令行前均增加了「@」字元。

 .PRECIOUS
當收到一個信號或從shell命令返回非零的錯誤碼時，make刪除它所有已建立的文件。但有些文件即使出了錯誤，用戶也不想讓make刪除，這些文件可以作為.PRECIOUS目標的參數。它可以在一個makefile中出現多次，每一次都累積文件列表。

 .SUFFIXES
它為makefile指定新的後綴規則，新的後綴規則作為.SUFFIXES的依賴表給出。.SUFFIXES可以在一個makefile中多次使用，每一次都將新的後綴規則加入以前的後綴規則中，如果.SUFFIXES的依賴表為空，則設置後綴規則表為空。

四 特殊的宏
為簡單使用規則，make提供了幾個特殊的宏：
 $@
整個當前目標名的值可以由宏「$@」來代替。

 $<
當前的源文件由「$<」來代替。例如，在前面的例子中用到了$(CC) –c $<，其中的「$<」是所有要編譯的.c文件。宏「$<」僅在後綴規則或.DEFAULT中有效。

 $*
當前目標的基名由宏「$*」來代替。例如目標的名字是hello.o，則基名就是除去了後綴.o的hello。

以上介紹的特殊宏使用了make自身的規則，用戶不可以改變。下表介紹了C中預定義的宏。
用途 宏 默認值
庫文檔匯編命令 AR ar
ARFLAGS rv
AS as
ASFLAGS
COMPILE.s $(AS) $(ASFLAGS) $(TARGET ARCH)
C編譯器命令 CC cc
CFLAGS
CPPFLAGS
COMPILE.c $(CC) $(CFLAGS) $(CPPFLAGS) $(TARGET ARCH) –c
LINK.c $(CC) $(CFLAGS) $(CPPFLAGS) $(LDFLAGS) $(TARGET ARCH)
鏈接編輯器命令 LD ld
LDFLAGS
rm命令 RM rm
後綴列表 SUFFIXES .o .c .c~ .s .s~ .S .S~ .ln .f .f~ .F .F~ .l .mod .mod~ .sym
.def .def~ .p .p~ .r .r~ .y .y~ .h .h~ .sh .sh~ .cps .cps~

五 makefile的應用
當調用make時，它在當前目錄下搜索文件名是「makefile」或「Makefile」的文件，並執行。
如果不想使用上述預設文件，可以使用命令行中的「-f」來指定文件，如將編寫的makefile命名為mklib，則指定為「make –f mklib」。

❼ 關於linux下編譯c++代碼生成makefile文件的問題。

很復雜的！

1, 先運行autoscan，產生 configure.scan文枯櫻件,把它重命名為configure.in
mv configure.scan configure.in
2, 修改configure.in如下， vim configure.in:
# -*- Autoconf -*-
# Process this file with autoconf to proce a configure script.

AC_PREREQ([2.63])
AC_INIT([hello], [1.0], [[email protected]]) #這里是需要修改的！
AM_INIT_AUTOMAKE(foreign) #添加這句
AC_CONFIG_SRCDIR([A.cpp]) # A.cpp
AC_CONFIG_HEADERS([config.h])

# Checks for programs.
AC_PROG_CC

# Checks for libraries.

# Checks for header files.

# Checks for typedefs, structures, and compiler characteristics.

# Checks for library functions.

AC_CONFIG_FILES(Makefile) #添加這句
AC_OUTPUT

3， 依次運行aclocal, autoconf, autoheader

4, 新建 Makefila.am文件，沒前叢編輯如下，悔耐 vim Makefile：
bin_PROGRAMS=hello
hello_SOURCES = main.cpp A.cpp

5, run automake至此產生Makefile文件！

❽ Linux平台Makefile文件的編寫基礎篇

目的：
基本掌握了 make 的用法，能在Linux系統上編程。
環境：
Linux系統，或者有一台Linux伺服器，通過終端連接。一句話：有Linux編譯環境。
准備：
准備三個文件：file1.c, file2.c, file2.h
file1.c:
#include
#include "file2.h"
int main()
{
printf("print file1$$$$$$$$$$$$ ");
File2Print();
return 0;
}

file2.h:

#ifndef FILE2_H_
#define FILE2_H_

#ifdef __cplusplus

extern "C" {

#endif

void File2Print();

#ifdef __cplusplus

}

#endif

#endif

file2.c:
#include "file2.h"
void File2Print()
{
printf("Print file2********************** ");
}

基礎：
先來個例子：
有這么個Makefile文件。（文件和Makefile在同一目錄）
=== makefile 開始 ===
helloworld:file1.o file2.o
gcc file1.o file2.o -o helloworld

file1.o:file1.c file2.h
gcc -c file1.c -o file1.o

file2.o:file2.c file2.h

gcc -c file2.c -o file2.o

clean:

rm -rf *.o helloworld

=== makefile 結束 ===

一個 makefile 主要含有一系列的規則，如下：
A: B
(tab)
(tab)

每個命令行前都必須有tab符號。

上面的makefile文件目的就是要編譯一個helloworld的可執行文件。讓我們一句一句來解釋：

helloworld : file1.o file2.o： helloworld依賴file1.o file2.o兩個目標文件。

gcc File1.o File2.o -o helloworld： 編譯出helloworld可執行文件。-o表示你指定 的目標文件名。

file1.o : file1.c： file1.o依賴file1.c文件。

gcc -c file1.c -o file1.o： 編譯出file1.o文件。-c表示gcc 只把給它的文件編譯成目標文件， 用源碼文件的文件名命名但把其後綴由「.c」或「.cc」變成「.o」。在這句中，可以省略-o file1.o，編譯器默認生成file1.o文件，這就是-c的作用。

file2.o : file2.c file2.h
gcc -c file2.c -o file2.o

這兩句和上兩句相同。

clean:

rm -rf *.o helloworld

當用戶鍵入make clean命令時，會刪除*.o 和helloworld文件。

如果要編譯cpp文件，只要把gcc改成g++就行了。

寫好Makefile文件，在命令行中直接鍵入make命令，就會執行Makefile中的內容了。

到這步我想你能編一個Helloworld程序了。

上一層樓：使用變數

上面提到一句，如果要編譯cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻煩了。

第二個例子：

=== makefile 開始 ===
OBJS = file1.o file2.o
CC = gcc
CFLAGS = -Wall -O -g

helloworld : $(OBJS)
$(CC) $(OBJS) -o helloworld

file1.o : file1.c file2.h
$(CC) $(CFLAGS) -c file1.c -o file1.o

file2.o : file2.c file2.h
$(CC) $(CFLAGS) -c file2.c -o file2.o

clean:

rm -rf *.o helloworld
=== makefile 結束 ===

這里我們應用到了變數。要設定一個變數，你只要在一行的開始寫下這個變數的名字，後 面跟一個 = 號，後面跟你要設定的這個變數的值。以後你要引用 這個變數，寫一個 $ 符號，後面是圍在括弧里的變數名。

CFLAGS = -Wall -O –g，解釋一下。這是配置編譯器設置，並把它賦值給CFFLAGS變數。

-Wall： 輸出所有的警告信息。

-O： 在編譯時進行優化。

-g： 表示編譯debug版本。

這樣寫的Makefile文件比較簡單，但很容易就會發現缺點，那就是要列出所有的c文件。如果你添加一個c文件，那就需要修改Makefile文件，這在項目開發中還是比較麻煩的。

再上一層樓：使用函數

學到這里，你也許會說，這就好像編程序嗎？有變數，也有函數。其實這就是編程序，只不過用的語言不同而已。

第三個例子：

=== makefile 開始 ===
CC = gcc

XX = g++
CFLAGS = -Wall -O –g

TARGET = ./helloworld

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

SOURCES = $(wildcard *.c *.cpp)
OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))

$(TARGET) : $(OBJS)
$(XX) $(OBJS) -o $(TARGET)

chmod a+x $(TARGET)

clean:

rm -rf *.o helloworld
=== makefile 結束 ===

函數1：wildcard

產生一個所有以 '.c' 結尾的文件的列表。

SOURCES = $(wildcard *.c *.cpp)表示產生一個所有以 .c，.cpp結尾的文件的列表，然後存入變數 SOURCES 里。

函數2：patsubst

匹配替換，有三個參數。第一個是一個需要匹配的式樣，第二個表示用什麼來替換它，第三個是一個需要被處理的由空格分隔的列表。

OBJS = $(patsubst %.c,%.o,$(patsubst %.cc,%.o,$(SOURCES)))表示把文件列表中所有的.c,.cpp字元變成.o，形成一個新的文件列表，然後存入OBJS變數中。

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

這幾句命令表示把所有的.c,.cpp編譯成.o文件。

這里有三個比較有用的內部變數。 [email protected] 擴展成當前規則的目的文件名， lt; 擴展成依靠 列表中的第一個依靠文件，而 $^ 擴展成整個依靠的列表（除掉了裡面所有重 復的文件名）。

chmod a+x $(TARGET)表示把helloworld強制變成可執行文件。

❾ linux中用C語言編寫完模塊後怎麼編寫makefile文件

1、先寫Makefile編譯出***.ko文件
模板如下，保存到命名為Makefile文件里，放到猛凱你代碼的同級目尺銷錄下
TARGET=my_proc.ko
LINUXDIR=/lib/moles/$(shell uname -r)/build
PWD=$(shell pwd)
obj-m :=
obj-m += my_proc.o

all: $(TARGET)
$(TARGET): $(OBJS)
make -C $(LINUXDIR) SUBDIRS=$(PWD) moles
clean:
rm -f moles.order Mole.symvers $(TARGET) *.mod.c *.o
rm -rf .tmp_versions .mod* Mole.markers
2、make
3、root許可權下用命令插入模塊
insmod my_proc.ko
4、可以用你寫的應用程序打開、操作模塊了
5、查看模塊命令
lsmod
cat /proc/moles
modinfo my_proc.ko
6、root下卸載模陵知游塊
rmmod

❿ linux裡面的make和makefile是做什麼的

1、make:是一個非常重要的編譯命令,本質上它是一個程序。利用make工具，可以將大型的開發項目分解成為多個更易於管理的模塊，對於一個包括幾百個源文件的應用程序，使用make和makefile工具就可以簡潔明快地理順各個源文件之間紛繁復雜的相互關系。而且如此多的源文件，如果每次都要鍵入gcc命令進行編譯的話，那對程序員來說簡直就是一場災難。而make工具則可自動完成編譯工作，並且可以只對程序員在上次編譯後修改過的部分進行編譯。

2、Makefile文件 ：Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系並自動維護編譯工作，本質上makefile文件是個文本文件，用於配置編譯過程。makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。makefile 文件是許多編譯器--包括 Windows NT 下的編譯器--維護編譯信息的常用方法，只是在集成開發環境中，用戶通過友好的界面修改 makefile 文件而已。

3、在 UNIX 系統中，習慣使用 Makefile 作為 makfile 文件。如果要使用其他文件作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 文件：

$ make -f Makefile.debug

例如，一個名為prog的程序由三個C源文件filea.c、fileb.c和filec.c以及庫文件LS編譯生成，這三個文件還分別包含自己的頭文件a.h 、b.h和c.h。通常情況下，C編譯器將會輸出三個目標文件filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的文件，但filec.c不用。即在filea.c和fileb.c里都有這樣的聲明：
#include "defs"
那麼下面的文檔就描述了這些文件之間的相互聯系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
這個描述文檔就是一個簡單的makefile文件。