匯編解碼電路

⑴ 3-8解碼器的功能

1、當一個選通端（E1）為高電平，另兩個選通端為低電平時，可將地址端（A0、A1、A2）的二進制編碼在Y0至Y7對應的輸出端以低電平譯出。（即輸出為Y0至Y7的非）比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。

2、利用 E1、E2和E3可級聯擴展成24線解碼器；若外接一個反相器還可級聯擴展成32線解碼器。

3、若將選通端中的一個作為數據輸入端時，74LS138還可作數據分配器。

4、可用在8086的解碼電路中，擴展內存。

(1)匯編譯碼電路擴展閱讀

一個現代解碼器的主要工作流程：源代碼(source code) →預處理器(preprocessor) →編譯器 (compiler) →目標代碼(object code) →鏈接器(Linker) →可執行程序(executables)。

高級計算機語言便於人編寫，閱讀交流，維護。機器語言為計算機能直接解讀、運行的。

解碼器將匯編或高級計算機語言源程序（Source program）作為輸入，翻譯成目標語言（Target language）機器代碼的等價程序。

源代碼一般為高級語言 (High-level language)， 如Pascal、C、C++、Java、漢語編程等或匯編語言，而目標則是機器語言的目標代碼（Object code），有時也稱作機器代碼（Machine code）。

對於C#、VB等高級語言而言，此時編譯器完成的功能是把源碼（SourceCode）編譯成通用中間語言（MSIL/CIL）的位元組碼（ByteCode）。

最後運行的時候通過通用語言運行庫的轉換，編程最終可以被CPU直接計算的機器碼（NativeCode）。

⑵ 說明解碼電路的設計方法（至少給出兩種）(針對mcs51單片機)

可以做成全解碼或者半解碼。

解碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制解碼器、二-十進制解碼器和顯示解碼器是三種最典型，使用十分廣泛的解碼電路。
解碼器
二進制碼解碼器，也稱最小項解碼器，N中取一解碼器，最小項解碼器一般是將二進制碼譯為十進制碼；
代碼轉換解碼器，是從一種編碼轉換為另一種編碼；
顯示解碼器，一般是將一種編碼譯成十進制碼或特定的編碼，

⑶ 什麼是解碼電路

一種將二進制數據轉換為被二進制編碼的十進制數據的解碼電路，包括：第一移位寄存器，用於從LSD起4位4位地最後儲存解碼的被二進制編碼的十進制數據，該第一移位寄存器具有4位×N級（其中N是任意正整數），並由第一時鍾信號進行移位控制；第二移位寄存器，用於從MSD起4位4位地儲存要解碼的二進制數據，該第二移位寄存器具有4位×M級（其中M是任意正整數），並由第二時鍾信號進行移位控制，其控制方式是：對於第一移位寄存器中的每N級，在第二移位寄存器中移位一級；運算／邏輯裝置，用於周期性地進行解碼，其方式是：將從要解碼的二進制數據的MSD起順序選出的每個4位數據乘以16，並將其結果加到後面的4位數據上，從而輸出解碼的被二進制編碼的十進制數據，所述的解碼包括：（a）第一過程，將從第一移位寄存器的每個4位數據乘4，並進行十進制校正和進位處理，在第一時鍾信號的每一周期的前半周期輸出中間結果；（b）第二過程，將所述每個中間結果乘4，並進行十進制校正和進位處理，將結果加到從第二移位寄存器來的4位數據上，以在第一時鍾信號的每一周期的後半周期輸出要儲存在第一移位寄存器中的解碼的被二進制編碼的十進制數據；以及緩存器，用於暫時儲存從運算／邏輯裝置輸出的每一個中間結果。

⑷ 解碼器的工作原理

工作原理
解碼器是一種具有「翻譯」功能的邏輯電路，這種電路能將輸入二進制代碼的各種狀態，按照其原意翻譯成對應的輸出信號。有一些解碼器設有一個和多個使能控制輸入端，又成為片選端，用來控制允許解碼或禁止解碼。
在圖1中，74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。
圖2時檢測74ls138解碼器時間波形的電路，使用的虛擬儀器為數字信號發生器和邏輯分析儀。數字信號發生器在一個周期內按順序送出兩組000—111的方波信號。
圖3表明如何將兩片3線—8線解碼器連接成4線—16線解碼器。其中第二片74138的使能端G1和第一片的使能端G2A接成D輸入端。當D=0時，第一片74138工作，對0000—0111的輸入信號進行解碼輸出。當D=1時，第二片74138工作，對1000—1111的輸入信號進行解碼輸出。
在圖4中 ，7442為二—十進制解碼器，具有4個輸入端和10個輸出端。輸入信號採用8421BCD碼，二進制數0000—1001與十進制數0—9對應。當輸入超過這個范圍是無效，10個輸出端均為高電平。7442電路沒有使能端，因此只要輸入在規定范圍內，就會有一個輸出端為低電平。
圖5位BCD—七段顯示解碼器電路，LED數碼管將顯示與BCD碼對應的十進制數0—9。因為顯示解碼器電路輸出高電平，所以應該採用共陰極LED數碼管。
編碼與解碼的過程剛好相反。通過編碼器可對一個有效輸入信號生成一組二進制代碼。有的編碼器設有使能端，用來控制允許編碼或禁止編碼。
優先編碼器的功能是允許同時在幾個輸入端有輸入信號，編碼器按輸入信號排定的優先順序，只對同時輸入的幾個信號中優先權最高的一個進行編碼。在圖6中，74147為BCD優先編碼器，輸入和輸出都是低電平有效。為了取得有效輸出高電平，可在每個輸出端連接一個反相器。7417隻有1—9各輸入端，0輸入端不接入電路。這是因為7417約定，當無有效輸入時，輸出0的BCD代碼0000。
圖7是一個檢測優先編碼/解碼功能的邏輯電路，對每一個接地的邏輯開關，數碼管都會顯示一個相應的十進制數。在輸入端的8個邏輯開關中，代號為[7]的優先順序別最高，代號為[0]的優先順序別最低。

⑸ 單片機匯編，部分解碼怎麼解釋，求例題

部分解碼就是存儲器晶元的地址線與單片機系統的地址線順次相接後，剩餘的高位地址線僅用一部分參加解碼。部分解碼使存儲器晶元的地址空間有重疊，造成系統存儲器空間的浪費。

———————————————————————————————

希望答案能幫到你，要是你有疑問可以追問

當然，採納也是您的美德，謝謝

⑹ 簡易編解碼電路怎麼實現編碼和解碼的

編碼和解碼電路需要數字邏輯運算，常見的邏輯運算是：與門、或門、非門，只要你設計好輸入和輸出，解碼和編碼就可以用邏輯運算實現，

⑺ 求51單片機解碼程序匯編的。

為你解答：

參考的匯編程序：

A BIT P3.0

B BIT P3.1

C BIT P3.2

Y0 BIT P1.0

Y1 BIT P1.1

Y2 BIT P1.2

Y3 BIT P1.3

Y4 BIT P1.4

Y5 BIT P1.5

Y6 BIT P1.6

Y7 BIT P1.7

ORG 0000H

LJMP MAIN

ORG 0100H

MAIN: MOV P1,#0FFH

KS: MOV A,P3

ANL A,#07H

LL0: CJNE A,#00H,LL1

MOV P1,#0FFH

CLR Y0

SJMP KS

LL1: CJNE A,#01H,LL2

MOV P1,#0FFH

CLR Y1

SJMP KS

LL2: CJNE A,#02H,LL3

MOV P1,#0FFH

CLR Y2

SJMP KS

LL3: CJNE A,#03H,LL4

MOV P1,#0FFH

CLR Y3

SJMP KS

LL4: CJNE A,#04H,LL5

MOV P1,#0FFH

CLR Y4

SJMP KS

LL5: CJNE A,#05H,LL6

MOV P1,#0FFH

CLR Y5

SJMP KS

LL6: CJNE A,#06H,LL7

MOV P1,#0FFH

CLR Y6

SJMP KS

LL7: CJNE A,#07H,LL1

MOV P1,#0FFH

CLR Y7

SJMP KS

呵呵 你先試試 通過後 給俺選擇：滿意回答啊

還有一種解法 就是可以利用位操作指令 去用軟體現實解碼器的內部電路功能

但稍復雜些 主要是同步沒有上面的程序好

⑻ 匯編語言中哪些定址方式訪問存儲器，哪些定址方式是訪問存儲單元

匯編一共有七種定址方式：
1，直接定址，如： mov ax,[100]
2，寄存器定址，如：mov ax,bx
3，立即數定址：如：mov ax,1000h
4，寄存器間接定址，如：mov ax,[bx]
5，寄存器相對定址，如：mov ax,,[bx+x],x為一個位元組長度或者一個字的長度
6，基址加變址定址，如：mov ax,[bx+si/di]
7，相對基址加變址定址，如：mov ax,[bx+si/di+x]

希望對你有幫助