quartus增量編譯教程

㈠ quartus 如何進行增量編譯

二樓說的有問題，因為if..else和case是有區別的，不是語句的先後執行的問題，硬體語言是要考慮它的布線關系的問題。對於case語句，因為它的各個選項之間是互斥的，所以case語句比較容易綜合成mux選擇器。但是if..else語句之間的關系是後面語句的條件是以前面語句條件不成立為基礎的，在這個例子中第二句elsif (input="00000010") then 等價於 input="00000010" and input/="00000001"。以此類推這類語法綜合以後是逐級判斷的所以綜合的結果會完全不同。
所以在quartus的RTL Viewer中可以看出來 case語句綜合出來是並行的MUX，而if..else綜合出來是逐級遞推的關系。

資源問題的話，不同的器件確實不一樣，因為cyclone的LE和stratix的ALU的基本結構不一樣，所以實現的資源數也不一樣。如果是xilinx的器件就更不一樣。但是在同樣的器件下，case結構確實比if..else結構省資源

㈡ 求quartus2的詳細使用方法

Quartus II 的使用 2
1 工程建立 2
2 原理圖的輸入 5
3 文本編輯 （verilog） 15
4 波形模擬 16

Quartus II 的使用
在這里，首先用最簡單的實例向讀者展示使用Quartus II軟體的全過程。進入WINDOWS XP後，雙擊Quartus II圖標，屏幕如圖1.1所示。

圖 1.1 Quartus II 管理器
1.1 工程建立
使用 New Project Wizard，可以為工程指定工作目錄、分配工程名稱以及指定最高層設計實體的名稱。 還可以指定要在工程中使用的設計文件、其它源文件、用戶庫和 EDA 工具，以及目標器件系列和器件（也可以讓Quartus II 軟體自動選擇器件）。
建立工程的步驟如下：
（1） 選擇File菜單下New Project Wizard ，如圖1.2所示。

圖 1.2 建立項目的屏幕
（2） 輸入工作目錄和項目名稱，如圖1.3所示。可以直接選擇Finish，以下的設置過程可以在設計過程中完成。

圖 1.3 項目目錄和名稱

（3） 加入已有的設計文件到項目，可以直接選擇Next，設計文件可以在設計過程中加入，如圖1.4所示。

圖 1.4 加入設計文件
（4） 選擇設計器件，如圖1.5所示。

圖 1.5 選擇器件
（5） 選擇第三方EDA綜合、模擬和時序分析工具，如圖1.6所示。

圖 1.6 選擇EDA 工具
（6） 建立項目完成，顯示項目概要，如圖1.7所示。

圖 1.7 項目概要

1.2 原理圖的輸入
原理圖輸入的操作步驟如下：
（1） 選擇File 菜單下 New ，新建圖表/原理圖文件，如圖1.8
所示。

圖 1.8 新建原理圖文件
（2） 在圖1.9的空白處雙擊，屏幕如圖1.10所示：
（3） 在圖1.10的Symbol Name 輸入編輯框中鍵入dff後，單擊
ok按鈕。此時可看到游標上粘著被選的符號，將其移到合適的位置（參考圖 1.11）單擊滑鼠左鍵，使其固定；
（4） 重復（2）、（3）步驟，給圖中放一個input、not、output
符號，如圖1.11所示；在圖1.11中，將游標移到右側input右側待連線處單擊滑鼠左鍵後，再移動到D觸發器的左側單擊滑鼠左鍵，即可看到在input和D觸發器之間有一條線生成；

圖1.9 空白的圖形編輯器

圖1.10 選擇元件符號的屏幕

圖1.11 放置所有元件符號的屏幕
（5） 重復（4）的方法將DFF和output連起來，完成所有的連
線電路如圖1.12所示；
（6） 在圖1.12中，雙擊input_name使其襯低變黑後，再鍵入
clk，及命名該輸入信號為clk，用相同的方法將輸出信號定義成Q；如圖1.13所示。
（7） 在圖1.13中單擊保存按鈕 ，以默認的try1 文件名保存，
文件後綴為bdf。

圖1.12 完成連線後的屏幕

圖1.13 完成全部連接線的屏幕
（8） 在圖1.8中，單擊編譯器快捷方式按鈕 ，完成編譯後，彈
出菜單報告錯誤和警告數目，並生成編譯報告如圖1.14所示；

圖1.14 完成編譯的屏幕
（9） 若需指定器件，選擇Assignments菜單下Device選項，屏
幕如圖1.15所示；

圖1.15 器件設置
（10） 完成如圖1.15所示的選擇後，單擊OK按鈕回到工作
環境；
（11） 根據硬體介面設計，對晶元管腳進行綁定。選擇
Assignments菜單下Pins選項；
（12） 雙擊對應管腳後Location空白框，出現下拉菜單中選
擇要綁定的管腳，如圖1.16所示；

圖1.16 管腳指定
（13） 在圖1.16中完成所有管腳的分配，並把沒有用到的引
腳設置為As input tri-stated, Assignments—Device—Device and Pin Options –Unused Pins，然後重新編譯項目；
（14） 對目標版適配下載，（此處認為實驗板已安裝妥當，有
關安裝方法見實驗板詳細說明）單擊 按鈕，屏幕顯示如圖1.17所示；

圖1.18 適配下載界面
（15） 選擇Hardware Setup ，如圖1.19所示；

圖1.19 下載硬體設置
（16） 在圖1.19中選擇添加硬體ByteBlasteMV or ByteBlaster II，如圖1.20所示；

圖1.20 添加下載硬體
（17） 可以根據需要添加多種硬體於硬體列表中，雙擊可選列表中需要的一種，使其出現在當前選擇硬體欄中（本實驗板採用ByteBlaster II 下載硬體），如圖1.21所示；

圖1.21 選擇當前下載硬體
（18） 選擇下載模式，本實驗板可採用兩種配置方式，AS模式對配置晶元下載，可以掉電保持，而JTGA模式對FPGA下載，掉電後FPGA信息丟失，每次上電都需要重新配置，如圖1.22所示；

圖1.22 選擇下載模式
（19） 選擇下載文件和器件，JTAG 模式使用後綴為sof 的文
件，AS模式使用後綴為pof的文件，選擇需要進行的操作，分別如圖1.23，圖1.24所示；使用AS模式時，還要設置Assignments 菜單下Device，如圖1.25，選擇圖1.25中Device & Pin Options，如圖1.26，選擇使用的配置晶元，編譯；

圖1.23 JTAG下載模式

圖1.24 AS下載模式

圖1.25 器件選項

圖1.25 配置晶元選擇
（20） 點擊Start按鍵，開始下載。
1.3 文本編輯 （verilog）
這一節中將向讀者簡單介紹如何使用Quartus II軟體進行文本編輯。
文本編輯（verilog）的操作如下：
（1） 建立我們的project2項目如下圖：

圖1.26 建立項目project2
（2） 在軟體主窗口單擊File菜單後，單擊New選項，選擇Verilog HDL File選項，如圖1.27所示：

圖1.27 新建Verilog HDL文件
（3） 單擊OK進入空白的文本編輯區，進行文本編輯，本節列舉一個D觸發器的例子，其完成後的屏幕如圖1.28所示；

圖1.28 完成編輯後的屏幕
（4） V文件名必須與模塊面相同，將dff1.v文件設置為頂層文
件，Project—Set as Top-level Entity
（5） 完成編輯後的步驟與完成原理圖編輯的步驟相同，請參考
1.1節有關內容。
（6） 利用v文件生成原理圖模塊。在v文件編輯界面中，
File—Creat/Update—Creat Symbol Files for Curent File.
1.4 波形模擬
下面以1.2節中project2為例，介紹使用Quartus II 軟體自帶的模擬器進行波形模擬的步驟。
（1） 打開project2 項目，新建波形模擬文件，如圖1.29；

圖1.29 新建矢量波形文件
（2） 在建立的波形文件左側一欄中，點擊滑鼠右鍵，在彈出菜單中選擇 Insert Node or Bus，如圖1.30所示；

圖1.29 矢量波形文件節點加入
（3） 在出現的圖1.30中，選擇Node Finder，將打開Node Finder 對話框，本試驗對輸入輸出的管腳信號進行模擬，所以在Filter 中選擇 Pins：all，點擊List 按鈕，如圖1.31所示；

圖1.30 節點加入工具框

圖1.31 Node Finder 對話框
（4） 在圖1.31左欄中選擇需要進行模擬的埠通過中間的按鈕加入到右欄中，點擊OK，埠加入到波形文件中，如圖1.32；

圖1.32 加入模擬節點後的波形圖
（5） 在圖1.32中，選擇一段波形，通過左邊的設置工具條，給出需要的值，設置完成激勵波形，保存後如圖1.33所示；

圖1.33 設置好激勵波形的波形文件
（6） 設置為功能模擬：Assignment—Timing Analysis Settings--
Simulator Settings—Simulation mode 選擇Functional, 生成網路表Processing—Generate Functional Simulation Netlist；
（7） 點擊快捷按鈕 ，開始模擬，完成後得到波形如圖1.34所示，根據分析，功能符合設計要求。

圖1.33 波形模擬結果

㈢ 在Quartus2下編譯程序的具體操作步驟是什麼，求各位懂的大神們指導一下

1.建立工程file -> new project wizard
2.建立文件file -> new -> verilog hdl或者vhdl，對想要編譯文件，在project navigator中選擇set as top-level entity，然後選擇start analysis & synthesis(兩個小箭頭的圖標)
3.建立模擬文件 file -> new -> vector waveform file ，添加要模擬的變數,保存（一定要手動保存），然後在主界面的Assignments -> settings 中的simulator settings中選擇 simulation mode為Functional(一般默認為timing,一定要改掉)，simulator input中先把剛剛建立好的模擬文件.vwf
4.模擬步驟：主界面Processing -> generate functional simulation netlist，然後點擊start simulation（藍色箭頭圖標）

㈣ quartus 選擇哪個器件進行編譯

QuartusII 是Altera公司開發的功能最強大的PLD編譯工具，全面取代MAX＋PLUS

使用步驟：

一、建立工程.
1、「File」→「New Project Wizard」開始新工程的建立設置。『NEXT』
2、指定project的路徑，和project的名稱，頂層文件的名稱（一般與工程名相同）。
3、指定project中要include 的文件。
4、選擇project中要使用的一些EDA TOOLS。
5、選擇所使用的器件的家族「family」 和具體型號。
6、『finish』 完成工程的設置。

二、輸入文件. 在工程中新建設計文件：圖形文件「Block Diagram/Schematic File」，Verilog語言文 件「VerilogHDL File」
1、完成工程文件的輸入,若為頂層文件，則文件名應該保存為與工程名相同。
2、編譯設置:「Assignment」→「Compiler Settings Wizard」→「Next」
3、根據編譯窗口的提示修改錯誤。
4、編譯後會生成編譯報告「Compilation Report」會分成如下幾項：
(1) Analysis＆Synthesis語法檢查，把大電路轉成較小的元件
(2) Fitter 器件資源利用情況，引腳分配情況等
(3) Assembler 連線各元件
(4) Timing Analyzer 時間分析

三、模擬. 完成工程文件的編譯、綜合、時間、分析後就可以建立波形模擬文件進行功能模擬
1、建立模擬文件
「File」→「New」→「Other Files」→「Vector Waveform File」→「OK」
2、選擇輸入輸出引腳
Edit→「Insert Node or Bus」→「Node Finder」，在「Filter」處選擇「Pins:all」，再按下「 >>」將所有選中的引腳添加到「Seleted Nodes」框，點「OK」→「OK」完成引腳添加。可通過右鍵 修改引腳的顯示方式、屬性、初始值等參數。
3、模擬時間、柵格的設置
Edit→『End Time』 設置模擬結束的時間， 『Grid Size』設置每個柵格表示的時間。模擬時間是 以建立模擬文件時給出的結束時間為准，模擬設置「Wizards」中設定的End Time沒用。
4、模擬編譯設置
『Assignments』→『Wizards』→『Simulator Settings Wizard』→選擇當前要模擬得文件
模擬文件做好後還要將其設置為當前模擬文件，才可以開始模擬。因為有時一個工程需要建立多個 模擬文件，這就需要通過設置確定仿哪個文件了。在選擇模擬類型「Type of simulation」時，「 timing」代表考慮延時，「functional」表示功能型的模擬。
5、先編譯後模擬
『Processing』→『Start Compilation＆Simulation』
6、模擬結束後會生成模擬報告「Simulation Report」
模擬結果並不是出現 在所建立得模擬文件中，在模擬報告中有獨立的模擬結果。
模擬的結果總是與當前的工程文件相對應，工程文件改變後要重新模擬後才有意義。

四、將工程模塊化，利用圖形設計文件建立更大的工程
模塊工程文件（「Block Diagram/Schematic File」或「Verilog HDL File」）編譯模擬成功後就可以 將其模塊化，然後在更高層次將各個模塊級聯起來，構成更大得工程。
1、模塊化
『File』→『Creat/Updata』→『Creat Symbol Files for Current File』 然後編譯器會自動將當前工程完整得編譯一遍，然後生產圖形模塊，放在存放當前工程的文件夾里。
2、更大的工程
（1）建立工程文件
「File」→「New」→「Device Design Files」→「Block Diagram/Schematic File」→「OK」
（2）輸入元件
右鍵→『Insert』→『Symbol』→可以在庫文件中選，也可以通過「瀏覽」將已經建立圖新模塊的 工程載入進來。
（3）連線

㈤ quartus怎麼編譯使用

全部重新編譯一下啊別懶

㈥ quartus ii 11.1增量編譯的打開選項沒有了，怎麼回事

我用的11.0沒有這個問題。你可能是第一次編譯後更改過設置。或者是不是run過別人的TCL文件那樣也可能更改了你的設置。在Assigments\Device\Device and pin options\configuration\configuration scheme 下面有你要選Active serial 模式這樣才能

㈦ quartus ii使用教程

1、首先，打開Quartus II 應用程序，並選擇創建新工程按鈕。