EDA編譯快捷鍵
A. 如何把易語言變成應用程序
易語言有個2.53版,是免費的,可以編譯EXE文件.
或用盜版:在這里有更多
www.edaquan.com
或注冊為正式版,硬碟版500元,加密狗版1000元.
還有的正版用戶可以為你免費編譯的
www.edaquan.com
B. EDA中什麼情況下可以直接對頂層文件進行編譯
QuartusII 是Altera公司開發的功能最強大的PLD編譯工具，全面取代MAX+PLUS
使用步驟:
一、建立工程.
1、「File」→「New Project Wizard」開始新工程的建立設置。『NEXT』
2、指定project的路徑，和project的名稱，頂層文件的名稱(一般與工程名相同)。
3、指定project中要include 的文件。
4、選擇project中要使用的一些EDA TOOLS。
5、選擇所使用的器件的家族「family」 和具體型號。
6、『finish』 完成工程的設置。
二、輸入文件. 在工程中新建設計文件:圖形文件「Block Diagram/Schematic File」，Verilog語言文 件「VerilogHDL File」
1、完成工程文件的輸入,若為頂層文件，則文件名應該保存為與工程名相同。
2、編譯設置:「Assignment」→「Compiler Settings Wizard」→「Next」
3、根據編譯窗口的提示修改錯誤。
4、編譯後會生成編譯報告「Compilation Report」會分成如下幾項:
(1) Analysis&Synthesis語法檢查，把大電路轉成較小的元件
(2) Fitter 器件資源利用情況，引腳分配情況等
(3) Assembler 連線各元件
(4) Timing Analyzer 時間分析
三、模擬. 完成工程文件的編譯、綜合、時間、分析後就可以建立波形模擬文件進行功能模擬
1、建立模擬文件
「File」→「New」→「Other Files」→「Vector Waveform File」→「OK」
2、選擇輸入輸出引腳
Edit→「Insert Node or Bus」→「Node Finder」，在「Filter」處選擇「Pins:all」，再按下「 >>」將所有選中的引腳添加到「Seleted Nodes」框，點「OK」→「OK」完成引腳添加。可通過右鍵 修改引腳的顯示方式、屬性、初始值等參數。
3、模擬時間、柵格的設置
Edit→『End Time』 設置模擬結束的時間， 『Grid Size』設置每個柵格表示的時間。模擬時間是 以建立模擬文件時給出的結束時間為准，模擬設置「Wizards」中設定的End Time沒用。
4、模擬編譯設置
『Assignments』→『Wizards』→『Simulator Settings Wizard』→選擇當前要模擬得文件
模擬文件做好後還要將其設置為當前模擬文件，才可以開始模擬。因為有時一個工程需要建立多個 模擬文件，這就需要通過設置確定仿哪個文件了。在選擇模擬類型「Type of simulation」時，「 timing」代表考慮延時，「functional」表示功能型的模擬。
5、先編譯後模擬
『Processing』→『Start Compilation&Simulation』
6、模擬結束後會生成模擬報告「Simulation Report」
模擬結果並不是出現 在所建立得模擬文件中，在模擬報告中有獨立的模擬結果。
模擬的結果總是與當前的工程文件相對應，工程文件改變後要重新模擬後才有意義。
四、將工程模塊化，利用圖形設計文件建立更大的工程
模塊工程文件(「Block Diagram/Schematic File」或「Verilog HDL File」)編譯模擬成功後就可以 將其模塊化，然後在更高層次將各個模塊級聯起來，構成更大得工程。
1、模塊化
『File』→『Creat/Updata』→『Creat Symbol Files for Current File』 然後編譯器會自動將當前工程完整得編譯一遍，然後生產圖形模塊，放在存放當前工程的文件夾里。
2、更大的工程
(1)建立工程文件
「File」→「New」→「Device Design Files」→「Block Diagram/Schematic File」→「OK」
(2)輸入元件
右鍵→『Insert』→『Symbol』→可以在庫文件中選，也可以通過「瀏覽」將已經建立圖新模塊的 工程載入進來。
(3)連線
C. EDA實驗，用quartus軟體編譯一個和：16位二進制數比較器
不知道以下解答是否滿足需要？
mole comp16(da,db,res);
input [15:0] da;
input [15:0] db;
output [1:0] res; //2'b11: 相等；2'b10: da>db；2'01: da<db
reg [1:0] res;
always @*
if(da>db)
res=2'b10;
else if(da==db)
res = 2'b11;
else
res = 2'b01;
endmole
D. verilog編譯指令是什麼
編譯器指令在指令之後的整個編譯過程中有效（可跨越多個文件）
可以理解為對編譯器進行「指示」 告訴編譯器一些用戶定義的規則
VHDL沒有編譯器指令（但是有EDA工具編譯器指令）
某些EDA工具提供只有該工具可識別的編譯器指令（不是標准 可以同時支持verilog和VHDL）
電子設計流程中 rtl到網表（以及各層次網表之間）的轉換叫「綜合」 這種說法是准確的
編譯是軟硬體通用的 意思是把編程語言轉換成機器碼（包括語法檢查）
平時基本上可以理解為一個意思
E. genesis裡面的快捷鍵是怎麼設置的
這里是設置快捷鍵的地方 注意 一般都是這能設置腳本快捷鍵 按照你說的你以前是腳本輸出的 所有你要知道你的腳本文件是哪個 不然隨便設個文件也是錯誤的 照樣行不通 上面的快捷鍵是我用的 你可以參考下 希望幫到你
F. 晶振在立創EDA中怎麼查找
可以通過：頂部菜單-編輯-查找，或者使用默認快捷鍵「CTRL+F」。
有一些電子設備需要頻率高度穩定的交流信號，而LC振盪器穩定性較差，頻率容易漂移（即產生的交流信號頻率容易變化）。在振盪器中採用一個特殊的元件——石英晶體，可以產生高度穩定的信號，這種採用石英晶體的振盪器稱為晶體振盪器。
G. 立創EDA有哪些快捷鍵
三：常用快速操作
● 點擊元器件會吸附到滑鼠，在工作區左鍵一下放置，右鍵一下是刪除吸附。
● 雙擊畫布上的元器件原始參數，彈出文本框，修改參數。
● 空格快速旋轉元器件方向。或者選中對象元件符號使用：
● 左鍵拖動元器件，移動位置。
● 右鍵拖動畫布改變工作區位置。
● 點擊畫布空白處右鍵，可編輯畫布屬性。
● 滑動滑鼠滾輪，放大縮小工作區。
● 想要多處刪除可以ctrl+一個個選擇刪除，也可以左鍵選取一個區域，或者全部清空畫布：
H. EDA中的編輯和編譯什麼區別
編輯是輸入各種描述的語言或者修改插入等，編譯時將你輸入的語言編譯成機器代碼
I. 我是個EDA初學者,我在編寫程序後編譯成功了,但是模擬卻不行,在模擬的時候出現這樣一行字:
和代碼完全沒關系 要用QuartusII模擬當然要有激勵文件(vector files) 比如.vwf或者.vcd
有不懂的直接查QuartusII的說明文檔就行了 什麼人還能比設計公司對產品了解的更清楚呢
如果用Modelsim模擬的話就比較方便 寫個testbench就行了 據說QuartusII不支持testbench
J. EDA是什麼意思啊
EDA是電子設計自動化（Electronics Design Automation）的縮寫，EDA技術是以計算機為工具，設計者在EDA軟體平台上，融合應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。EDA技術的出現，極大地提高了電路設計的效率和可操作性。
利用EDA工具，電子設計師可以從概念、演算法、協議等開始設計電子系統，大量工作可以通過計算機完成，並可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。
(10)EDA編譯快捷鍵擴展閱讀：
EDA的應用
1、在教學方面，幾乎所有理工科（特別是電子信息）類的高校都開設了EDA課程。主要是讓學生了解EDA的基本概念和基本原理、掌握用HDL語言編寫規范、掌握邏輯綜合的理論和演算法、使用EDA工具進行電子電路課程的實驗驗證並從事簡單系統的設計。
2、在產品設計與製造方面，包括計算機模擬，產品開發中的EDA工具應用、系統級模擬及測試環境的模擬，生產流水線的EDA技術應用、產品測試等各個環節。如PCB的製作、電子設備的研製與生產、電路板的焊接、ASIC的製作過程等。
3、從應用領域來看，EDA技術已經滲透到各行各業，如上文所說，包括在機械、電子、通信、航空航航天、化工、礦產、生物、醫學、軍事等各個領域，都有EDA應用。