在頁式存儲管理系統中

❶ 在頁式存儲管理系統中，當訪問主存中的一條指令或數據時，需要訪問多少次主存段式存儲呢

1)頁式存儲管理中，訪問指令或數據時，首先要訪問內存中的頁表，查找到指令或數據所在頁面對應的頁表項，然後再根據頁表項查找訪問指令或數據所在的內存頁面。需要訪問內存兩次。
段式存儲管理同理，需要訪問內存兩次。
段頁式存儲管理，首先要訪問內存中的段表，然後再訪問內存中的頁表，最後訪問指令或數據所在的內存頁面。需要訪問內存三次。
對於比較復雜的情況，如多級頁表，若頁表劃分為N級，則需要訪問內存N+1次。若系統中有快表，則在快表命中時，只需要一次訪問內存即可。

❷ 在一個3 級頁表結構的系統中，內存共有8192 頁，每頁2048 位元組.請問內存的物理地址

頁式存儲管理系統中，邏輯頁分為頁號和頁內偏移地址。每頁是2048B,即頁內偏移地址為11位，16頁說明頁號為4位，所以邏輯地址為15位。你只要了解了頁式存儲的邏輯頁的結構這些不難的~其他自己算吧

❸ 請問：頁式存儲管理系統中頁面的概念是什麼

2、某採用頁式存儲管理的系統接受了一個共7頁的作業，該作業執行時依次訪問的頁面是：1，2，3，4，2，1，2，3，2，4，5，2，7，6，4。假設系統只給該作業3個主存工作塊，且先將開始三頁依次裝入主存。當分別採用先進先出(FIFO)和最近最久未使用(LRU)調度演算法時，作業執行過程中會產生多少次缺頁中斷?並依次寫出每次中斷後應淘汰的頁。

訪問頁面

1

2

3

4

2

1

2

3

2

4

5

2

7

6

4

內存塊

1

1

1

4

4

4

4

3

3

3

5

5

5

6

6

2

2

2

2

1

1

1

1

4

4

4

7

7

7

3

3

3

3

2

2

2

2

2

2

2

2

4

是否缺頁

是

是

是

是

是

是

是

是

❹ 在一份頁式存儲管理系統中，邏輯地址長度為16位，頁面大小為4096位元組，現有一邏輯地址為2F6AH，且第0，1，

頁面大小為4096位元組，4096等於2的12次方。故頁內地址為12位。又邏輯地址長度為16位。故高4位表示頁號。

則邏輯地址2F6AH在第2頁。根據頁表可知，第2頁存於第14塊中。14的十六回進制為EH，與低12位F6AH拼接得物理地址為EF6AH。

邏輯地址的產生背景：

追根求源，Intel的8位機8080CPU，數據匯流排（DB）為8位，地址匯流排（AB）為16位。那麼這個16位地址信息也是要通過8位數據匯流排來傳送，也是要在數據通道中的暫存器，以及在CPU中的寄存器和內存中存放的，但由於AB正好是DB的整數倍，故不會產生矛盾！

但當上升到16位機後，Intel8086/8088CPU的設計由於當年IC集成技術和外封裝及引腳技術的限制，不能超過40個引腳。但又感覺到8位機原來的地址定址能力2^16=64KB太少了，但直接增加到16的整數倍即令AB=32位又是達不到的。