存儲元電路圖
Ⅰ 存儲電路是如何工作的
存儲器分為RAM(數據存儲器)和ROM（程序存儲器），他們工作原理都是一樣的，即實現對電平0和1的存儲。
存儲電路的工作原理見下圖，你可以把它看懂用自己的語言描述出來，這樣你的報告就可以寫出來了，然後大規模的存儲電路集成起來可以構成存儲器。
如果是應付寫報告，我給你概括下吧，存儲電路的工作原理是：存儲電路是把送來的地址信號通過地址解碼電路，在存儲矩陣中選中相應的存儲單元，將該單元存儲的數據送到輸出埠，為了實現存儲器的擴展往往在存儲器上加使能信號EN.大規模的存儲電路集成封裝起來就組成存儲器。
Ⅱ 只讀存儲器的工作原理
地址解碼器根據輸入地址選擇某條輸出(稱字線)，由它再去驅動該字線的各位線，以便讀出字線上各存儲單元所儲存的代碼。下圖a是以熔絲為存儲元件的8×4ROM(通常以「字線×位線」來表示存儲器的存儲容量)的原理圖。它以保留熔絲表示存入的是「0」，以熔斷熔絲表示存入的是「1」。例如，存入字1的是「1011」。在ROM中，一般都設置片選端 (也有寫作 的)。當 =0時ROM工作；當 =1，ROM被禁止，其輸出為「1」電平或呈高阻態。 用來擴展ROM的字數。
ROM的地址解碼器是與門的組合，它的輸出是全部地址輸入的最小項。可以把解碼器表示成圖b所示的與陣列，圖中與陣列水平線和垂直線交叉處標的「點」表示有「與」的聯系。存儲單元體實際上是或門的組合，ROM的輸出數即或門的個數。解碼器的每個最小項都可能是或門的輸入，但是，某個最小項能否成為或門的輸入取決於存儲信息，因此存儲單元體可看成是一個或陣列。由上分析，可以從另一角度來看ROM的結構：它由兩個陣列組成——「與」門陣列和「或」門陣列，其中「或」的內容是由用戶設置的，因而它是可編程的，而與陣列是用來形成全部最小項的，因而是不可編程的。
ROM的形式也有多種。一種是熔絲型ROM，ROM製造廠提供的產品保留了或陣列的全部熔絲，由使用者寫入信息，隨後存儲內容就不能更改了，這類ROM稱為可編程序只讀存儲器，簡稱PROM。另一類ROM是信息寫入後，可用紫外線照射或用電方法擦除，然後再允許寫入新的內容，稱前一種ROM為可改寫ROM，簡稱EPROM，稱後者為電可改寫ROM，簡稱EEPROM。還有一類ROM的存儲信息是在製造過程中形成的，集成電路製造廠根據用戶事先提供的存儲內容來設計光刻掩模板，用製造或不製造存儲元件的方法來存儲信息，這類ROM稱為「掩模型只讀存儲器」，簡稱MROM。
Ⅲ 內存卡的儲存數據的原理
存儲原理，還是要從EPROM和EEPROM說起。
EPROM是指其中的內容可以通過特殊手段擦去，然後重新寫入。其基本單元電路（存儲細胞）如下圖所示，常採用浮空柵雪崩注入式MOS電路，簡稱為FAMOS。它與MOS電路相似，是在N型基片上生長出兩個高濃度的P型區，通過歐姆接觸分別引出源極S和漏極D。在源極和漏極之間有一個多晶硅柵極浮空在SiO2絕緣層中，與四周無直接電氣聯接。這種電路以浮空柵極是否帶電來表示存1或者0，浮空柵極帶電後（譬如負電荷），就在其下面，源極和漏極之間感應出正的導電溝道，使MOS管導通，即表示存入0。若浮空柵極不帶電，則不形成導電溝道，MOS管不導通，即存入1。
EEPROM基本存儲單元電路的工作原理如下圖所示。與EPROM相似，它是在EPROM基本單元電路的浮空柵的上面再生成一個浮空柵，前者稱為第一級浮空柵，後者稱為第二級浮空柵。可給第二級浮空柵引出一個電極，使第二級浮空柵極接某一電壓VG。若VG為正電壓，第一浮空柵極與漏極之間產生隧道效應，使電子注入第一浮空柵極，即編程寫入。若使VG為負電壓，強使第一級浮空柵極的電子散失，即擦除。擦除後可重新寫入。
快閃記憶體的基本單元電路如下圖所示，與EEPROM類似，也是由雙層浮空柵MOS管組成。但是第一層柵介質很薄，作為隧道氧化層。寫入方法與EEPROM相同，在第二級浮空柵加以正電壓，使電子進入第一級浮空柵。讀出方法與EPROM相同。擦除方法是在源極加正電壓利用第一級浮空柵與源極之間的隧道效應，把注入至浮空柵的負電荷吸引到源極。由於利用源極加正電壓擦除，因此各單元的源極聯在一起，這樣，快擦存儲器不能按位元組擦除，而是全片或分塊擦除。 到後來，隨著半導體技術的改進，快閃記憶體也實現了單晶體管（1T）的設計，主要就是在原有的晶體管上加入了浮動柵和選擇柵，
在源極和漏極之間電流單向傳導的半導體上形成貯存電子的浮動棚。浮動柵包裹著一層硅氧化膜絕緣體。它的上面是在源極和漏極之間控制傳導電流的選擇/控制柵。數據是0或1取決於在硅底板上形成的浮動柵中是否有電子。有電子為0，無電子為1。
快閃記憶體就如同其名字一樣，寫入前刪除數據進行初始化。具體說就是從所有浮動柵中導出電子。即將有所數據歸「1」。
寫入時只有數據為0時才進行寫入，數據為1時則什麼也不做。寫入0時，向柵電極和漏極施加高電壓，增加在源極和漏極之間傳導的電子能量。這樣一來，電子就會突破氧化膜絕緣體，進入浮動柵。
讀取數據時，向柵電極施加一定的電壓，電流大為1，電流小則定為0。浮動柵沒有電子的狀態（數據為1）下，在柵電極施加電壓的狀態時向漏極施加電壓，源極和漏極之間由於大量電子的移動，就會產生電流。而在浮動柵有電子的狀態（數據為0）下，溝道中傳導的電子就會減少。因為施加在柵電極的電壓被浮動柵電子吸收後，很難對溝道產生影響。
Ⅳ 五、畫出MOS六管靜態和動態存儲單元的電路原理圖，並簡述信息寫入、讀出的工作過程。
寫「1」：
在I/O線上輸入高電位，在I/O線上輸入高電位，
把高、低電位分別加在A，B點，
使T1管截止，T2管導通，
至此「1」寫入存儲元。
寫「0」：
在I/O線上輸入低電位，在I/O線上輸入高電位，
把低、高電位分別加在A，B點，
使T1管導通，T2管截止，
至此「0」寫入存儲元。
Ⅳ 計算機儲存原理
動態存儲器（DRAM）的工作原理
動態存儲器每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。
當要從DRAM晶元中讀出數據時，CPU首先將行地址加在A0-A7上，而後送出RAS鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。
當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。
由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。
首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。
(5)存儲元電路圖擴展閱讀
描述內、外存儲容量的常用單位有：
1、位/比特（bit）：這是內存中最小的單位，二進制數序列中的一個0或一個1就是一比比特，在電腦中，一個比特對應著一個晶體管。
2、位元組（B、Byte）：是計算機中最常用、最基本的存在單位。一個位元組等於8個比特，即1 Byte=8bit。
3、千位元組（KB、Kilo Byte）：電腦的內存容量都很大，一般都是以千位元組作單位來表示。1KB=1024Byte。
4、兆位元組（MBMega Byte）：90年代流行微機的硬碟和內存等一般都是以兆位元組（MB）為單位。1 MB=1024KB。
5、吉位元組（GB、Giga Byte）：市場流行的微機的硬碟已經達到430GB、640GB、810GB、1TB等規格。1GB=1024MB。
6、太位元組（TB、Tera byte）：1TB=1024GB。最新有了PB這個概念，1PB=1024TB。
Ⅵ 鐢╮om鍋氳瘧鐮佸櫒錛岃存槑璇ュ備綍鍘誨仛
銆銆ROM鐨勭數璺緇撴瀯涓昏佸寘鎷涓夐儴鍒嗭細鍦板潃璇戠爜鍣錛屽瓨鍌ㄧ煩闃碉紝杈撳嚭緙撳啿鍣ㄣ傚傚浘24-1-2鎵紺恆
銆銆ROM鐨勭粨鏋勫浘
銆銆鍥句腑鍦板潃璇戠爜鍣ㄦ湁n涓杈撳叆錛屽畠鐨勮緭鍑篧0銆乄1銆佲︹︺乄n-1鍏辨湁N=2n涓錛岀О涓哄瓧綰(鎴栫О閫夋嫨綰)銆傚瓧綰挎槸ROM鐭╅樀鐨勮緭鍏ワ紝ROM鐭╅樀鏈塎鏉¤緭鍑虹嚎錛岀О涓轟綅綰褲傚瓧綰誇笌浣嶇嚎鐨勪氦鐐癸紝鍗蟲槸ROM鐭╅樀鐨勫瓨鍌ㄥ崟鍏冿紝瀛樺偍鍗曞厓浠ｈ〃浜哛OM鐭╅樀鐨勫歸噺錛屾墍浠ROM鐭╅樀鐨勫歸噺絳変簬W脳D銆傝緭鍑虹紦鍐插櫒鐨勪綔鐢ㄦ湁涓や釜錛屼竴鏄鑳芥彁楂樺瓨鍌ㄥ櫒鐨勫甫璐熻澆鑳藉姏錛屼簩鏄瀹炵幇瀵硅緭鍑虹姸鎬佺殑涓夋佹帶鍒訛紝浠ヤ究涓庣郴緇熺殑鎬葷嚎鑱旀帴銆
銆銆ROM鐨勫伐浣滃師鐞
銆銆鍥24-1-3鏄涓涓璇存槑ROM緇撴瀯鍜屽伐浣滃師鐞嗙殑鐢佃礬錛孯OM鐭╅樀鐨勫瓨鍌ㄥ崟鍏冩槸鐢盢娌熼亾澧炲己鍨婱OS綆℃瀯鎴愮殑錛孧OS綆￠噰鐢ㄤ簡綆鍖栫敾娉曘傚畠鍏鋒湁2浣嶅湴鍧杈撳叆鐮侊紝鍗4鏉″瓧綰縒0銆乄1銆乄2銆乄3錛屾湁4浣嶆暟鎹杈撳嚭錛屽嵆4鏉′綅綰緿0銆丏1銆丏2銆丏3錛屽叡16涓瀛樺偍鍗曞厓銆傚湴鍧璇戠爜鍣ㄧ浉褰撴渶灝忛」璇戠爜鍣錛屽叾杈撳叆A1銆丄0縐頒負鍦板潃綰褲備簩浣嶅湴鍧浠ｇ爜A1A0鑳界粰鍑4涓涓嶅悓鐨勫湴鍧銆傛瘡杈撳叆涓涓鍦板潃錛屽湴鍧璇戠爜鍣ㄧ殑瀛楃嚎杈撳嚭W0~W3涓灝嗘湁涓鏍圭嚎涓洪珮鐢靛鉤錛屽叾浣欎負浣庣數騫熾傚嵆
銆銆褰撳瓧綰縒0~W3鏌愭牴綰誇笂緇欏嚭楂樼數騫充俊鍙鋒椂錛岄兘浼氬湪浣嶇嚎D3~D0鍥涙牴綰誇笂杈撳嚭涓涓4浣嶄簩榪涘埗浠ｇ爜銆傝緭鍑虹鐨勭紦鍐插櫒涓嶄絾鍙浠ユ彁楂樺甫璐熻澆鑳藉姏錛岃繕鍙浠ュ皢杈撳嚭鐨勯珮銆佷綆鐢靛鉤鍙樻崲涓烘爣鍑嗙殑閫昏緫鐢靛鉤銆傚傛灉浣滀負杈撳嚭緙撳啿鍣ㄧ殑鍙嶇浉鍣ㄦ槸涓夋侀棬錛岃繕鍙浠ラ氳繃浣胯兘絝
銆銆瀹炵幇瀵硅緭鍑虹殑涓夋佹帶鍒躲
銆銆(a) ROM瀛樺偍鐭╅樀 (b) ROM鐭╅樀涓涓鏉″瓧綰跨殑鍒嗚В鍥
銆銆鍥24-1-3 MOS 綆ROM鐭╅樀瀛楃嚎鍜屼綅綰垮叧緋
銆銆鍥24-1-3涓4脳4=16涓瀛樺偍鍗曞厓錛屽嵆璺ㄦ帴鍦ㄥ瓧綰垮拰浣嶇嚎涓婄殑MOS綆★紝MOS綆＄殑鏍呮瀬鎺ュ瓧綰匡紝婧愭瀬鎺ュ湴銆侻OS綆℃槸鍚﹀瓨鍌ㄤ俊鎮鐢ㄦ爡鏋佹槸鍚︿笌瀛楃嚎鐩歌繛鎺ユ潵琛ㄧず錛屽傛灉MOS綆″瓨鍌ㄤ俊鎮錛岃MOS綆＄殑鏍呮瀬涓庡瓧綰胯繛鎺ワ紝璇ュ崟鍏冩槸瀛樷1鈥濓紱濡傛灉璇MOS綆′笉瀛樺偍淇℃伅錛屽垯鏍呮瀬涓庡瓧綰挎柇寮錛岃ュ崟鍏冩槸瀛樷0鈥濄傛牴鎹鍥24-1-2錛屼緥濡傦紝褰撹緭鍏ヤ竴涓鍦板潃鐮乕A1A0]=00鏃訛紝瀛楃嚎W0琚閫変腑錛堥珮鐢靛鉤錛夛紝鍏朵粬涓轟綆鐢靛鉤錛屽垯璇ュ瓧綰誇笂淇℃伅灝變粠鐩稿簲鐨勪綅綰誇笂璇誨嚭錛孾D3D2D1D0]=0101銆俁OM鍏ㄩ儴4涓鍦板潃鍐呯殑瀛樺偍鍐呭硅佽〃24-1涓銆
銆銆褰撶粰瀹氬湴鍧浠ｇ爜鍚庯紝緇忚瘧鐮佸櫒璇戞垚W0~W3涓鏌愪竴瀛楃嚎涓婄殑楂樼數騫籌紝浣挎帴鍦ㄨ繖鏍瑰瓧綰誇笂鐨凪OS綆″奸氾紝騫朵嬌涓庤繖浜汳OS綆℃紡鏋佺浉榪炵殑浣嶇嚎涓轟綆鐢靛鉤錛岀粡杈撳嚭緙撳啿鍣ㄥ弽鐩稿悗錛屽湪鏁版嵁杈撳嚭絝寰楀埌楂樼數騫籌紝杈撳嚭涓1銆傚皢鍥24-1-3(a)涓涓庝綅綰緿0鐩歌繛鐨勫悇瀛楃嚎鐨勬湁鍏抽儴鍒嗙敾鍦ㄥ浘24-1-2(b)涓錛屾樉鐒
銆銆姣忎竴涓閫昏緫寮忔槸涓涓鎴栭棬錛屽嵆浣嶇嚎涓庡瓧綰塊棿鐨勯昏緫鍏崇郴鏄鎴栭昏緫鍏崇郴錛屼綅綰誇笌鍦板潃鐮丄1銆佸樊鍑疉2涔嬮棿鏄涓庢垨閫昏緫鍏崇郴銆傛渶灝忛」璇戠爜鍣ㄧ浉褰撲竴涓涓庣煩闃碉紝ROM鐭╅樀鐩稿綋鎴栫煩闃碉紝鏁翠釜瀛樺偍鍣≧OM鏄涓涓涓庢垨鐭╅樀銆
銆銆ROM瀛樺偍鍣ㄧ殑涓や釜鐭╅樀涓鑸涓庣煩闃墊槸涓嶅彲緙栫殑錛岃屾垨鐭╅樀鏄鍙緙栫殑銆傜紪紼嬫椂涓鑸瑕侀氳繃涓撻棬鐨勭紪紼嬪櫒錛岄噰鐢ㄤ竴瀹氱殑緙栫▼宸ュ叿杞浠惰繘琛岋紝浠ュ喅瀹氬瓨鍌ㄥ崟鍏冪殑MOS綆℃槸鍚︽帴鍏ャ備笉榪囧瓨鍌ㄥ崟鍏冧笂浣跨敤鐨凪OS綆℃槸涓縐嶇壒孌婄殑MOS綆★紝灝嗗湪涓嬮潰浠嬬粛銆
銆銆闆嗘垚鍙璇誨瓨鍌ㄥ櫒
銆銆鍦ㄩ泦鎴愬彧璇誨瓨鍌ㄥ櫒涓錛屾渶甯哥敤鐨勬槸EPROM錛孍PROM鏈2716銆2732銆2764銆27158絳夊瀷鍙楓傚瓨鍌ㄥ歸噺鍒嗗埆鉶氱呭敜涓2k脳8銆4k脳8銆8k脳8銆16k脳8涓鍗曞厓錛(鍨嬪彿27鍚庨潰鐨勬暟瀛楀嵆涓轟互鍗冭＄殑瀛樺偍瀹歸噺)銆備笅闈浠EPROM2716涓轟緥璇存槑瀹冪殑鍏縐嶅伐浣滄柟寮忥紝瑙佽〃24-2銆傚畠綆¤剼寮曠嚎濡傚浘24-1-4鎵紺猴紝鍏辨湁24涓綆¤剼錛岄櫎鐢墊簮(VCC)鍜屽湴(GND)澶栵紝A10鍀濧0涓哄湴鍧璇戠爜鍣ㄨ緭鍏ョ錛屾暟鎹杈撳嚭絝鏈8浣嶏紝鏃㈠畠鏈211鏉″瓧綰匡紝8鏉′綅綰匡紝瀛樺偍瀹歸噺涓211脳8銆
銆銆鏄
銆銆涓轟綆鐢靛鉤璧蜂綔鐢ㄧ墖閫夌錛
銆銆絳変簬楂樼數騫蟲椂2716涓洪珮闃伙紝涓庢葷嚎鑴辯伙紝鑺鐗囦笉宸ヤ綔銆侾D/PGM涓轟綆鍔熻椾笌緙栫▼淇″彿錛屽叾浣滅敤鏄鍦ㄤ袱嬈¤誨嚭鐨勭瓑寰呮椂闂村唴闄嶄綆鍣ㄤ歡鐨勫姛鐜囨崯鑰楋紝鏃㈠綋PD/PGM涓衡1鈥濇椂錛岃緭鍑轟負楂橀樆銆傚湪緙栫▼鏃墮渶瑕佸湪PD/PGM絝鍔犵紪紼嬭剦鍐詫紝鍚屾椂瑕佸湪鐢墊簮絝鍔犺緝楂樼殑緙栫▼鐢靛帇銆
銆銆EPROM鎿﹂櫎闇涓撶敤璁懼囷紝鍐欏叆鏃墮渶瑕佽緝楂樼殑鐢靛帇錛屾洿琚鏃呮敼瀛樺偍鐨勬暟鎹涓嶅お鏂逛究銆傝孍2PROM鍦ㄥ啓鏁版嵁鏃朵笉闇瑕佸崌鍘嬶紝鐢ㄧ數鎿﹂櫎鎵闇鏃墮棿涔熷緢鐭錛堝嚑鍗佹縐掞級錛屽瀷鍙峰2815/2816鍜58064絳夈
銆銆EPROM2716綆¤剼鍥
Ⅶ ram原理圖
我們很多的Chip中都有ram作為存儲器，存儲器是能存儲數據，並當給出地址碼時能讀出數據的裝置。根據存儲方式的不同，存儲器可以分為隨機存儲器（ram）和只讀存儲器（rom）兩大類。
ram的原意是不管對於哪一個存儲單元，都可以以任意的順序存取數據，而且存取所花的時間都相等。即使不能完全達到以任意的順序存取，凡是能以相同的動作順序和相同的動作時間進行存入和讀出的半導體存儲器都包括在ram中。
按照存放信息原理的不同，隨機存儲器又可分為靜態和動態兩種。靜態ram是以雙穩態元件作為基本的存儲單元來保存信息的，因此，其保存的信息在不斷電的情況下，是不會被破壞的；而動態ram是靠電容的充、放電原理來存放信息的，由於保存在電容上的電荷，會隨著時間而泄露，因而會使得這種器件中存放的信息丟失，必須定時進行刷新。
一般一個存儲器系統由以下幾部分組成。
1．基本存儲單元
一個基本存儲單元可以存放一位二進制信息，其內部具有兩個穩定的且相互對立的狀態，並能夠在外部對其狀態進行識別和改變。不同類型的基本存儲單元，決定了由其所組成的存儲器件的類型不同。靜態ram的基本存儲單元是由兩個增強型的nm0s反相器交叉耦合而成的觸發器，每個基本的存儲單元由六個mos管構成，所以，靜態存儲電路又稱為六管靜態存儲電路。
圖為六管靜態存儲單元的原理示意圖。其中t1、t2為控制管，t3、t4為負載管。這個電路具有兩個相對的穩態狀態，若tl管截止則a＝「l」(高電平)，它使t2管開啟，於是b＝「0」(低電平)，而b＝「0」又進一步保證了t1管的截止。所以，這種狀態在沒有外觸發的條件下是穩定不變的。同樣，t1管導通即a＝「0」(低電平)，t2管截止即b＝「1」(高電平)的狀態也是穩定的。因此，可以用這個電路的兩個相對穩定的狀態來分別表示邏輯「1」和邏輯「0」。
當把觸發器作為存儲電路時，就要使其能夠接收外界來的觸發控制信號，用以讀出或改變該存儲單元的狀態，這樣就形成了如下右圖所示的六管基本存儲電路。其中t5、t6為門控管。
(a) 六管靜態存儲單元的原理示意圖 (b) 六管基本存儲電路
圖 六管靜態存儲單元（我們常看到的還有把t3&t1的gate連到一起，把t2&t4的gate連到一起）
當x解碼輸出線為高電平時，t5、t6管導通，a、b端就分別與位線d0及 相連；若相應的y解碼輸出也是高電平，則t7、t8管(它們是一列公用的，不屬於某一個存儲單元)也是導通的，於是d0及 (這是存儲單元內部的位線)就與輸入/輸出電路的i/o線及 線相通。
寫入操作：寫入信號自i/o線及 線輸入，如要寫入「1」，則i/o線為高電平而 線為低電平，它們通過t7、t8管和t5、t6管分別與a端和b端相連，使a=「1」，b=「0」，即強迫t2管導通，tl管截止，相當於把輸入電荷存儲於tl和t2管的柵級。當輸入信號及地址選擇信號消失之後，t5、t6、t7、t8都截止。由於存儲單元有電源及負載管，可以不斷地向柵極補充電荷，依靠兩個反相器的交叉控制，只要不掉電，就能保持寫入的信息「1」，而不用再生(刷新)。若要寫入「0」，則 線為低電乎而i/o線為高電平，使tl管導通，t 2管截止即a=「0」，b=「1」。
讀操作：只要某一單元被選中，相應的t5、t6、t7、t8均導通，a點與b點分別通過t5、t6管與d0及 相通，d0及 又進一步通過t7、t8管與i/o及 線相通，即將單元的狀態傳送到i/o及 線上。
由此可見，這種存儲電路的讀出過程是非破壞性的，即信息在讀出之後，原存儲電路的狀態不變。