單管存儲元

『壹』 作為一個存儲元必須滿足哪些條件

1，動態性
當數據對象從資料庫中以任何給定順序的命令，如插入或刪除時，存取方法應該可以持續地保持其變遷軌跡。
2.第二/第三級的存儲管理
盡管主存在不斷增長，但在主存中不可能存放整個資料庫。因此，存取方法需具備自動訪問第二/三級存儲設備的能力。
3。支持多種運算
存取方法應不支持有損其他運算(如刪除)的運算(如查詢)。
4.輸入數據的獨立性
當輸入數據有偏差時，存取方法應保持它們的效率。這一點對在不同維上分布不同的數據是非常重要的。
5簡單性
在特殊情況下，錯綜復雜的訪問方法經常會出錯，因此在大規模的應用中不要求有足夠的魯棒性。
6.擴展性
存取方法應適應未來資料庫的增長。
7.時間效率
空間查找應當是快速的。一個主要的設計目標是需要滿足一維B一樹的性能特徵:首先，忽略數據的插入順序，對於所有可能的輸入數據的分布，存取方法應當在最壞情況下的查找性能保證是對數級的。其次，最壞條件的性能應當對所有d維屬性的任意組合都能保持一致。
8空間效率
一個索引佔用的空間應比索引指向的存儲數據所佔用的空間要小，因此可保證存儲數據的有效應用。
9.同步性和恢復性
在現代資料庫中，多個用戶同時在對資料庫更新、恢復及插入數據，存取方法應提供魯棒性的技術對這些處理予以支持，這時高效率就處於次要地位。
10 最小的影響
將訪問方法集成到一個資料庫系統中，對系統中的現有功能影響最小。

『貳』 單管的dram包含幾個電容

一個。每個DRAM晶元通常由許多存儲單元組成，而每個存李敬局儲單元由一個晶體管和一個電容構成，用於存儲數據位稿桐。dram是一種動態隨機存取存儲器，是計算機中最常用的內存類型之哪讓一。

『叄』 存儲器可分為哪兩種

存儲器可分為即內存儲器和外存儲器，簡稱內存和外存。

內存是直接受CPU控制與管理的並只能暫存數據信息的存儲器，外存可以永久性保存信息的存儲器。存於外存中的程序必須調入內存才能運行，內存是計算機工作的舞台。內存與外存的區別是：內存只能暫存數據信息，外存可以永久性保存數據信息；

外存不受CPU控制告碧，但外存必須藉助內存才能與CPU交換數據信息；內存的訪問速度快，外存的訪問速度慢。內存可分為：RAM與ROM。RAM的特點塌晌是：可讀可寫，但斷電團友鋒信息丟失。ROM用於存儲BIOS。外存有：磁碟（軟盤和硬碟）、光碟、U盤（電子盤）。

(3)單管存儲元擴展閱讀：

構成存儲器的存儲介質，目前主要採用半導體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲元，它可存儲一個二進制代碼。由若干個存儲元組成一個存儲單元，然後再由許多存儲單元組成一個存儲器。

一個存儲器包含許多存儲單元，每個存儲單元可存放一個位元組。每個存儲單元的位置都有一個編號，即地址，一般用十六進製表示。一個存儲器中所有存儲單元可存放數據的總和稱為它的存儲容量。

假設一個存儲器的地址碼由20位二進制數（即5位十六進制數）組成，則可表示220，即1M個存儲單元地址。每個存儲單元存放一個位元組，則該存儲器的存儲容量為1KB。

『肆』 SRAM的工作原理圖解

註：其實CMOS靜態反相器等價鋒叢輪於一個非門！SRAM cell 6T等價於SR鎖存器（也就是RS觸發器）

6T：指的是由六個晶體管組成，如圖中的M1、M2、M3、M4、M5、M6.

SRAM中的每一bit存儲在由4個場效應管（M1， M2， M3， M4）構成兩個交叉耦合的反相器中。另外兩個場效應管（M5， M6）是存儲基本單元到用於讀寫的位線（Bit Line）的控制開關。

一個SRAM基本單元有0 and 1兩個電平穩定狀態。

SRAM基本單元由兩個CMOS反相器組成。兩個反相器的輸入、輸出交叉連接，即第一個反相器的輸出連接第二個反相器的輸入，第二個反相器的輸出連接第一個反相器的輸入。這實現了兩個反相器的輸出狀態的鎖定、保存，即存儲了1個位元的狀態。

除了6管的SRAM，其他SRAM還有8管、10管甚至每個位元使用更多的晶體管的實現。 這可用於實現多埠（port）的讀寫訪問，如顯存或者寄存器堆的多口SRAM電路的實現。

一般說來，每個基本單元用的晶體管數量越少，其佔用面積就越小。由於硅晶元（silicon wafer）的生產成本是相對固定的，因此SRAM基本單元的面積越小，在硅晶元上就可以製造更多的位元存儲，每銀信位元存儲的成本就越低。

內存基本單元使用少於6個晶體管是可能的— 如3管甚至單管，但單管存儲單元是DRAM，不是SRAM。

訪問SRAM時，字線（Word Line）加高電平，使得每個基本單元的兩個控制開關用的晶體管M5與M6開通，把基本單元與位線（Bit Line）連通。位線用於讀或寫基本單元的保存的狀態。雖然不是必須兩條取反的位線，但是這種取反的位線有助於改善雜訊容限。

SRAM的基本單元有3種狀態：standby （電路處於空閑）， reading （讀）與writing （修改內容）。

SRAM的讀或寫模式必須分別具有「readability」（可讀）與「write stability」（寫穩定）。

如果字線（Word Line）沒有被選為高電平， 那麼作為控制用的M5與M6兩個晶體管處於斷路，把基本單元與位線隔離。由M1 – M4組成的兩個反相器繼續保持其狀態，只要保持與高、低電平的連接。

假定存儲的內容為1， 即在Q處的電平為高。 讀周期之初，兩根位線預充值為邏輯1， 隨後字線WL充高電平，使得兩個訪問控制晶體管M5與M6通路。第二步是保存在Q的值傳遞給位線BL在它預充的電位，而瀉掉（BL非）預充的值，這是通過M1與M5的通路直接連到低電平使其值為邏輯0 （即Q的高電平使得晶體管M1通路）。 在位線BL一側，晶體管M4與M6通路，把位線連接到VDD所代表的邏輯1 （M4作為P溝道場效應管，由於柵極加了（Q非）的低電平而M4通路）。 如果存儲的內容為0， 相反的電路狀態將會使（鄭蠢BL非）為1而BL為0. 只需要（BL非）與BL有一個很小的電位差，讀取的放大電路將會辨識出哪根位線是1哪根是0. 敏感度越高，讀取速度越快。

寫周期之初，把要寫入的狀態載入到位線。如果要寫入0，則設置（BL非）為1且BL為0。隨後字線WL載入為高電平，位線的狀態被載入SRAM的基本單元。這是通過位線輸入驅動（的晶體管）被設計為比基本單元（的晶體管）更為強壯，使得位線狀態可以覆蓋基本單元交叉耦合的反相器的以前的狀態！

『伍』 單管動態存儲元讀操作對原信息是否有影響

有。單管動態存儲元讀操作對原信息有影響，單管動態存儲元電容器C有電荷，為邏輯「l」，無電兄慶荷時，為邏輯「0」由於電容器存在漏電，導致電荷流岩搏失，對這樣的存儲電路，讀得的信息和原來存入的信息正好相反,所以要通過讀出放大器進行反相再送往數據總羨棗握線。

『陸』 單管動態存儲元讀操作對原信息是否有影響

有。根攜態據查詢華強電子塵隱桐網官方網站顯示，單管動態存儲元讀操作是破壞性讀出派坦會對原信息有影響。單管動態存儲元的優點電路的數量少集成度高，缺點是外圍電路復雜。