交叉存儲器實質上是一種

『壹』 4模交叉存儲器是一種什麼存儲器

多體交叉並行。根據查詢相關公開信息顯示，它有4個存儲模塊，每個模塊有它自己的地址寄存器和數據寄存器，屬於多體交叉並行存儲器。四體交叉存儲器的四體是四個模塊。

『貳』 計算機組成原理是什麼

計算機組成原理是什麼

計算機組成指的是系統結構的邏輯實現，包括機器機內的數據流和控制流的組成及邏輯設計等。計算機由什麼組成的，有什麼原理呢?下面我為大家分析一下!

【計算機性能指標】

計算機的性能指標主要是CPU性能指標、存儲器性能指標和I/O吞吐率。

處理機字長：是指處理機運算器中一次能夠完成二進制運算的位數。

匯流排寬度：一般指CPU中運算器與存儲器之間進行互連的內部匯流排二進制位數。

存儲器帶寬：單位時間內從存儲器讀出事物二進制數信息量，一般用位元組數/秒錶示。

主頻/時鍾周期：CPU的工作節拍受主時鍾控制，主時鍾不斷產生固定頻率的時鍾，主時鍾的頻率(f)叫CPU的主頻。主頻的倒數稱為CPU的周期(T)。

CPI：表示每條指令周期數，即執行一般程序所佔用的CPU時間，

CPU執行時間=CPU時鍾周期數*CPU時鍾周期

MIPS：表示平均每秒執行多少百萬條定點指令數，

FLOPS:表示每秒執行浮點操作的次數，用來衡量機器浮點操作的性能。

FLOPS=程序中的浮點操作次數/程序執行時間(s)

【定點數的表示和運算】

一個定點數由符號位和數值域兩部分組成。按小數點位置不同，定點數有純小數和純整數兩種表示方法。在定點計算機中，兩個原碼表示的數相乘的運算規則是：乘積的嫌族符號位由兩數的符號位按異或運算得到，而乘積的數值部分則者者仔是兩個正數相乘之積。兩個原碼表示的數相除時，商的符號位由兩數的符號按位相加求得，商的數值部分由兩數的數值部分相除求得。

【算數邏輯單元ALU】

為運算器構造的簡單性，運算方法中算數運算通常採用補碼加、減法，原碼乘除法或補碼乘除法。為了運算器的高速性和控制的簡單性，採用了先行進位、陣列乘除法、流水線等並行技術措施。ALU不僅具有多種算術運算和邏輯運算的功能，而且具有先行進位邏輯，從而能實現高速運算。

【存儲器的分類】

按存儲介質，用半導體器件組成的存儲器稱為半導體存儲器，用磁性材料做成的存儲器稱為磁表面存儲首汪器;作為存儲介質的基本要求，必須有兩個明顯區別的物理狀態，分別用來表示二進制的代碼0和1。另一方面，存儲器的存取速度又取決於這種物理狀態的改變速度。

按存取方式，存儲器中任何存儲單元的內容都能被隨機存取，且存取時間和存儲單元的位置無關的存儲器稱為隨機存儲器，存儲器只能按某種順序來存取，即存取時間和存儲單元的物理位置有關的存儲器稱為順序存儲器;半導體存儲器是隨機存儲器，RAM和ROM都是採用隨機存取的方式進行信息訪問，磁帶存儲器是順序存儲器。

按信息易失性，斷電後信息消失的存儲器稱為易失性存儲器，斷電後仍能保存信息的存儲器稱為非易失性存儲器;半導體讀寫存儲器RAM是易失性存儲器，ROM是非易失性存儲器，磁性材料做成的存儲器是非易失性存儲器。

按存儲內容可變性，有些半導體存儲器存儲的內容是固定不變的，即只能讀出而不能寫入，這種半導體存儲器稱為只讀存儲器(ROM)，既能讀出又能寫入的半導體存儲器稱為隨機讀寫存儲器(RAM);

按系統中的作用，可分為內部存儲器、外部存儲器;又可分為主存儲器、高速緩沖存儲器、輔助存儲器、控制存儲器;半導體存儲器是內部存儲器，磁碟是外部存儲器，又是輔助存儲器。

【存儲器的層次化結構】

目前在計算機系統中，通常採用多級存儲器體系結構，即使用高級緩沖存儲器(cache)、主存儲器和外存儲器。CPU能直接訪問的存儲器稱為內存儲器，它包括cache和主存儲器。CPU不能直接訪問外存儲器，外存儲器的信息必須調入內存儲器後才能為CPU進行處理。cache是計算機系統中的一個高速小容量半導體存儲器，在計算機中利用cache來高速存取指令和數據。cache的工作原理基於程序運行中具有的空間局部性和時間局部性特徵。cache能高速地向CPU提供指令和數據，從而加快了程序的執行速度。從功能上看，它是主存的緩沖存儲器，由高速的SRAM組成。為追求高速，包括管理在內的全部功能由硬體實現，因而對程序員是透明的。與主存容量相比。cache的容量很小，它保存的內容只是主存內容的一個子集，且cache與主存的數據交換是以塊為單位。主存儲器是計算機系統的主要存儲器，由MOS半導體存儲器組成，用來存放計算機運行期間的大量程序和數據，能和cache交換數據和指令。外存儲器是大容量輔助存儲器，通常用來存放系統程序和大型數據文件及資料庫。

存儲器的技術指標有存儲容量、存取時間、存儲周期、存儲器帶寬。存取時間、存儲周期、存儲器帶寬三個概念反映了主存的速度指標。

存取時間：指一次讀操作命令發出到該操作完成，將數據讀出到數據匯流排上所經歷的時間。通常取寫操作時間等於讀操作時間，故稱為存儲器存取時間，存取時間又稱存儲器訪問時間。

存儲周期：指連續兩次讀操作所需間隔的最小時間。通常，存儲周期略大於存取時間。

“位(bit)”是電子計算機中最小的數據單位，每一位的狀態只能是0或1。8個二進制位構成一個“位元組(Byte)”,位元組是儲存空間的基本計量單位，一個位元組可以儲存一個英文字母，2個位元組可以儲存一個漢子。“字”由若干位元組構成，字的位數叫作字長，不同檔次的機器有不同的字長。存儲器的基本單位位元組的長度是8 bit。表示主存容量的常用單位位元組B，是基本單位。此外還有KB、MB、GB、TB。一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲元，均可以存儲一位二進制代碼。這個二進制代碼位是存儲器中最小的存儲單位，稱為存儲位元。

所有的SRAM的特徵是用一個鎖存器(觸發器)作為存儲元，觸發器具有兩個穩定的狀態，只要直流供電電源一直加在這個記憶電路上，它就無限期地保持記憶的1或0狀態;如果電源斷電，那麼存儲的數據(1或0)就會丟失。SRAM是易失性存儲器。半導體靜態存儲器 SRAM 的存儲原理是依靠雙穩態電路。SRAM存儲器的存儲元是一個觸發器，它具有兩個穩定的狀態。SRAM的優點是存取速度快，但存儲容量不如DRAM大。動態MOS隨機讀寫存儲器DRAM的存儲容量極大，通常用作計算機的主存儲器。主存也可以用SRAM實現，只是成本高。與SRAM相比，DRAM成本低、功耗低，但需要刷新。動態RAM存儲信息依靠的是電容。DRAM存儲器的存儲元是由一個MOS晶體管和電容器組成的記憶電路，其中MOS晶體管作為開關使用，而所存儲的信息1或0則是由電容器上的電荷量來體現--當電容器充滿電荷時，代表儲存了1，當電容器放電沒有電荷時，代表存儲了0。讀出過程也是刷新過程。輸入緩沖期與輸出緩沖器總是互鎖的。這是因為讀操作和寫操作是互斥的，不會同時發生。與SRAM不同的是：DRAM增加了行地址鎖存器和列地址鎖存器，增加了刷新計數器和相應的控制電路。DRAM比SRAM集成度更高。DRAM讀出後必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數器的長度等於行地址鎖存器。DRAM存儲位元是基於電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的信息。DRAM是易失性存儲器。一次讀操作會自動地刷新選中行中的所有存儲位元。然而通常情況下，人們不能准確地預知讀操作出現的頻率，因此無法阻止數據丟失。在這種情況下，必須對DRAM進行定期刷新。DRAM使用電容存儲，所以必須隔一段時間刷新(refresh)一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。DRAM存儲器有讀周期、寫周期和刷新周期，刷新周期比讀/寫周期有更高的優先權。DRAM存儲器需要逐行進行定時刷新，以使不因存儲信息的電容漏電而造成信息丟失。另外，DRAM晶元的讀出是一種破壞性讀出，因此在讀取之後要立即按讀出信息予以充電再生。動態MOS隨機讀寫存儲器DRAM的存儲容量極大，通常用作計算機的主存儲器。SRAM和DRAM都是隨機讀寫存儲器，它們的特點是數據可讀可寫。ROM叫作只讀存儲器，在它工作時只能讀出，不能寫入，其中存儲的原始數據必須在它工作以前寫入。FLASH叫作快閃記憶體存儲器，是高密度非易失性的讀/寫存儲器，高密度意味著它具有巨大比特數目的存儲容量，非易失性意味著存放的數據在沒有電源的情況下可以長期保存。FLASH存儲元是在EPROM存儲元基礎上發展起來的。快閃記憶體存儲器有三個主要的基本操作，它們是編程操作、讀取操作和擦除操作。可編程ROM有PROM、EPROM、EEPROM。其中，PROM是一次性編程。EPROM叫作光擦除可編程只讀存儲器，它的存儲內容可以根據需要寫入，當需要更新時將原存儲內容抹去，再寫入新的內容。EEPROM叫作電擦除可編程只讀存儲器，其儲存元是一個具有兩個柵極的NMOS管，這種存儲器在出廠時，存儲器內容為全“1”狀態。使用時，可根據要求把某些存儲元寫“0”。EPROM是可改寫的，但它不能用作為隨機存儲器用。

【主存儲器與CPU的連接】

主儲存器和CPU之間增加cache的目的是解決CPU和主存之間的`速度匹配問題。程序和數據存儲在主存中，主存通常採用多體交叉存儲器，以提高訪問速度。cache是一個高速緩沖存儲器，用以彌補主存和CPU速度上的差異。指令部件本身又構成一個流水線，它由取指令、指令解碼、計算操作數地址、取操作數等幾個過程段組成。指令隊伍是一個先進先出(FIFO)的寄存器棧，用於存放經過解碼的指令和取來的操作數。它也是由若干個過程段組成的流水線。執行部件可以具有多個算數邏輯運算部件，這些部件本身又用流水線方式構成。為了使存儲器的存取時間能與流水線的其他各過程段的速度匹配，一般採用多體交叉存儲器。執行段的速度匹配問題，通常採用並行的運算部件以及部件流水線的工作方式來解決。一般採用的方法包括：將執行部件分為定點執行部件和浮點執行部件兩個可並行執行的部分，分別處理定點運算指令和浮點運算指令;在浮點執行部件中，又有浮點加法部件和浮點乘/除部件，它們也可以同時執行不同的指令;浮點運算部件都以流水線方式工作。所謂資源相關，是指多條指令進入流水線後在同一機器時鍾周期內爭用同一個功能部件所發生的沖突。在一個程序中，如果必須等前一條指令 執行完畢後，才能執行後一條指令，那麼這兩條指令就是數據相關的。為了解決數據相關沖突，流水CPU的運算器中特意設置若干運算結果緩沖寄存器，暫時保留運算結果，以便於後繼指令直接使用，這稱為“向前”或定向傳送技術。控制相關沖突是由轉移指令引起的。當執行轉移指令時，依據轉移條件的產生結果，可能為順序取下條指令;也可能轉移到新的目標地址取指令，從而使流水線發生斷流。為了減小轉移指令對流水線性能的影響，常採用以下兩種轉移處理技術：由編譯程序重排指令序列來實現的延遲轉移法、硬體方法來實現的轉移預測法。

【雙口RAM和多模塊存儲器】

雙埠存儲器採用空間並行技術，能進行高速讀/寫操作。雙埠存儲器提供了兩個相互獨立的讀寫電路，可以對存儲器中任意位置上的數據進行獨立的存取操作。事實上雙埠存儲器也可以由DRAM構成。當兩個埠的地址不相同時，在兩個埠上進行讀寫操作，一定不會發生沖突。當兩個埠同時存取存儲器同一存儲單元時，便發生沖突。總之，當兩個埠均為開放狀態且存取地址相同時，發生讀寫沖突。

一個由若干模塊組成的主存儲器是線性編址的，這些地址在各模塊中的安排方式有兩種：一種是順序方式，一種是交叉方式。從定性分析，對連續字的成塊傳送，交叉方式的存儲器可以實現多模塊流水式並行存取，大大提高存儲器的帶寬，由於CPU的速度比主存快，假如能同時從主存取出n條指令，這必然會提高機器的運行速度。多模塊交叉存儲器是一種並行存儲器結構。

【高速緩沖存儲器(cache)】

cache是一種高速緩沖存儲器，是為了解決CPU和主存之間速度不匹配而採用的一項重要技術。其原理基於程序運行中具有的空間局部性和時間局部性特徵。cache能高速地向CPU提供指令和數據，從而加快了程序的執行速度。從功能上看，它是主存的緩沖存儲器，由高速的SRAM組成。為追求高速，包括管理在內的全部功能由硬體實現，因而對程序員是透明的。當前隨著半導體器件集成度的進一步提高，cache已放入到CPU中，其工作速度接近於CPU的速度，從而能組成兩級以上的cache系統。cache除包含SRAM外，還要有控制邏輯。若cache在CPU晶元外，它的控制邏輯一般與主存控制邏輯合成在一起，成為主存/cache控制器;若cache在CPU內，則由CPU提供它的控制邏輯。CPU與cache之間的數據交換是以字為單位，而cache與主存之間的數據交換是以塊為單位。一個塊由若干字組成，是定長的。當CPU讀取內存中一個字時，便發出此字的內存地址到cache和主存。此時cache控制邏輯依據地址判斷此字是否在cache中：若是，此字立即傳送給CPU;若非，則用主存讀周期把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數據塊從主存讀出送到cache中。從CPU看，增加一個cache的目的，就是在性能上使主存的平均讀出時間盡可能接近cache的讀出時間。為了達到這個目的，在所有的存儲器訪問中由cache滿足CPU需要的部分應占很高的比例，即cache的命中率應接近於1.由於程序訪問的局部性，實現這個目標是可能的。運算器由算數邏輯單元(ALU)、通用寄存器、數據緩沖寄存器DR和狀態條件寄存器PSW組成，它是數據加工處理部件。運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發出的控制信號來指揮的，所以它是執行部件。運算器有兩個主要功能：(1)執行所有的算數運算;(2)執行所有的邏輯運算，並進行邏輯測試，如零值測試或兩個值的比較。通常，一個算數操作產生一個運算結果，而一個邏輯操作則產生一個判決。

與主存容量相比，cache的容量很小，它保存的內容只是主存內容的一個子集，且cache與主存的數據交換是以塊為單位。為了把主存塊放到cache中，必須應用某種方法把主存地址定為到cache中，稱做地址映射。“映射”的物理含義是確定位置的對應關系，並用硬體來實現。這樣當CPU訪問存儲器時，它所給出的一個字的內存地址會自動變換成cache的地址。由於採用硬體，這個地址變換過程很快，軟體人員絲毫感覺不到cache的存在，這種特性成為cache的透明性。地址映射方式有全相聯方式、直接方式和組相聯方式三種。在全相聯映射中，將主存中一個塊的地址(塊號)與塊的內容(字)一起存於cache的行中，其中塊地址存於cache行的標記部分中。這種帶全部塊地址一起保存的方法，可使主存的一個塊直接拷貝到cache中的任意一行上。全相聯映射方式的檢索過程：CPU訪存指令指定了一個內存地址(包括主存和cache),為了快速檢,指令中的塊號與cache中所有行的標記同時在比較器中進行比較。如果塊號命中，則按字地址從cache中讀取一個字;如果塊號未命中，則按內存地址從主存中讀取這個字。在全相聯cache中，全部標記用一個相聯存儲器來實現，全部數據用一個普通RAM來實現。全相聯方式的主要缺點是比較器電路難於設計和實現，因此只適合於小容量cache採用。直接映射方式也是一種多對一的映射關系，但一個主存塊只能拷貝到cache的一個特定行位置上去。直接映射方式的優點是硬體簡單，成本低。缺點是每個主存塊只有一個固定的行位置可存放，如果塊號相距m整數倍的兩個塊存於同一cache行時，就要發生沖突。發生沖突時就要將原先存入的行換出去，但很可能過一段時間又要換入。頻繁的置換會使cache的效率下降。因此直接映射方式適合於需要大容量cache的場合，更多的行數可以減小沖突的機會。採用直接映射時，cache無需考慮替換問題。從存放位置的靈活性和命中率來看，全相聯映射方式為優;從比較器電路簡單及硬體投資來說，直接映射方式為佳。組相聯映射方式將cache分成u組，每組v行，主存塊存放到哪個組是固定的，至於存到該組哪一行是靈活的。組相聯映射方式的比較器電路容易設計和實現，而塊在組中的排放又有一定的靈活性，使沖突減少。全相聯映射方式和組相聯映射方式速度較低，通常適合於小容量cache。

cache工作原理要求它盡量保存最新數據。當一個新的主存塊需要拷貝到cache，而允許存放此塊的行位置都被其他主存塊占滿時，就要產生替換。對直接映射方式來說，因一個主存塊只有一個特定的行位置可存放，所以只要把此特定位置上的原主存塊換出cache即可。對全相聯和組相聯cache來說，就要允許存放新主存塊的若干特定行中選取一行換出。cache的替換全部靠硬體實現。

如何選取就涉及替換策略，又稱替換演算法，硬體實現的常用演算法主要有以下三種：1)近期最少使用(LRU)演算法：將近期內長久未被訪問的行換出;2)最不經常使用(LFU)演算法:將一段時間內被訪問次數最少的那行數據換出;3)隨機替換：實際上是不要什麼演算法，從特定的行位置中隨機地選出一行換出即可。在Cache替換演算法中，近期最少使用法比較正確地利用了程序訪存局部性原理，替換出近期用得最少的存儲塊，命中率較高，是一種比較好的替換演算法;隨機法是隨機地確定替換的存儲單元，先進先出法是替換最早調入的存儲單元，它們都沒有根據程序訪存局部性原理，命中率較低;而後進先出法不是cache所使用的替換演算法，此法在堆棧存儲結構中使用。

【虛擬存儲器】

常用的虛擬存儲系統由主存-輔存兩級存儲器組成，其中輔存是大容量的磁表面存儲器。在虛擬存儲器中，主存的內容只是輔存的一部分內容。虛擬存儲系統是為了提高存儲系統的性能價格比而構造的分層存儲體系，力圖使存儲系統的性能接近高速存儲器，而價格和容量接近低速存儲器。虛擬存儲利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調入相對高速而小容量的存儲器。虛擬存儲主要是解決存儲容量問題，另外還包括存儲管理、主存分配和存儲保護等方面。虛存所依賴的輔存與CPU之間不存在直接的數據通路，當主存不命中時只能通過調頁解決，CPU最終還是要訪問主存。虛存管理由軟體(操作系統)和硬體共同完成，由於軟體的介入，虛存對實現存儲管理的系統程序員不透明，而只對應用程序員透明(段式和段頁式管理對應用程序員“半透明”)。主存未命中時系統的性能損失要遠大於cache未命中時的損失。

【虛擬內存管理】

虛存機制也要解決一些關鍵問題：(1)調度問題：決定哪些程序和數據應被調入主存;(2)地址映射問題：在訪問主存時把虛地址變為主存物理地址，在訪問輔存時把虛地址變為輔存的物理地址，以便換頁;(3)替換問題：解決哪些程序和數據應被調出主存;虛擬存儲器的替換演算法與cache的替換演算法類似，有FIFO演算法、LRU演算法、LFU演算法，虛擬存儲器的替換有操作系統的支持(4)更新問題：確保主存和輔存的一致性。虛擬存儲器分為頁式、段式、段頁式三種。

頁式虛擬存儲系統中，虛地址空間被分成等長大小的頁，稱為邏輯頁;主存空間也被分成同樣大小的頁，稱為物理頁。相應地，虛地址分為兩個欄位：高欄位為邏輯頁號，低欄位為頁內地址(偏移量);實存地址也分為兩個欄位：高欄位為物理頁號，低欄位為頁內地址。通過頁表可以把虛地址(邏輯地址)轉換成物理地址。在大多數系統中，每個進程對應一個頁表。現代的中央處理機通常有專門的硬體支持地址變換。每個進程所需的頁數並不固定，所以頁表的長度是可變的，因此通常的實現方法是把頁表的基地址保存在寄存器中，而頁表本身則放在主存中。由於虛地址空間可以很大，因而每個進程的頁表有可能非常長。由於頁表通常在主存中，因而即使邏輯頁已經在主存中，也要至少訪問兩次物理存儲器才能實現一次訪存，這將使虛擬存儲器的存取時間加倍。為了避免對主存訪問次數的增多，可以對頁表本身實行二級緩存，把頁表中的最活躍部分存放在高速存儲器中。這個專用於頁表緩存的高速存儲部件通常稱為轉換後援緩沖器(TLB)，又稱快表。而保存在主存中的完整頁表則稱為慢表。快表的作用是加快地址轉換。TLB的作用和與主存與CPU之間的cache作用相似，通常由相聯存儲器實現，容量比慢表小得多，存儲慢表中部分信息的副本，可以完成硬體高速檢索操作。地址轉換時，根據邏輯頁號同時查快表和慢表，當在快表中有此邏輯號時，就能很快地找到對應的物理頁號。根據程序的局部性原理，多數虛擬存儲器訪問都將通過TLB進行，從而有效降低訪存的時間延遲。由於TLB的緩沖過程與cache的緩沖過程是獨立的，所以在每次存儲器訪問過程中有可能要經歷多次變換。

;

『叄』 雙埠存儲器和多模塊交叉存儲器屬於

屬於並行存儲器。並行存儲器賣吵鎮包括雙埠存儲器和多體交叉存中粗儲器，撿走了採用空間並行技術碰態，後者採用時間並行技術。

『肆』 什麼是交叉存儲器

交叉存儲器
也可以叫硬碟雙通道陵升尺
把兩個一模一樣的硬碟接上主板..不過要主板支持雙通道
也就是說..讀一個文件..電腦會在第一硬碟讀一半..第而硬碟又讀一尺高半...速度也快了一半.
也有
內存雙通道
但是插的時候..要注意,第一條查第一排
第二條插笑棗第三排

『伍』 高位多體交叉存儲器為什麼不能滿足程序的局部性原理

虛擬存儲器：是指具有請求調入功能和置換功能，能從邏輯上對內存容量進行擴充的一種存儲器系統。在虛擬存儲器系統中，作業無需全部裝入，只要裝入一部分就可運行。引入虛擬存儲技術之後,可以:1、提高內存利用率；（如：定義100*100大小的數組，可能只用到10*10個元素）2、程序不再受現有物理內存空間的限制；編程變得更容易；3、可以提高多道程序度，使的程序能夠進入內存運行。程序局部性原理：虛擬存儲管理的效率與程序局部性程序有很大關系。根據統計，進程運行時，在一段時間內，其程序的執行往往呈現出高度的局限性，包括時間局部性和空間局部性。1、時間局部性：是指若一條指令被執行，則在不久的將來，它可能再被執行。2、空間局部性：是指一旦一個存儲單元被訪問，那它附近的單元也將很快被訪問。

『陸』 四體低位交叉存儲器

地位交叉存儲器是並行輸出的，即連續讀取4個字只需要一個存儲周期，傳送這四個字需要四個匯流排傳送周期，而第一個字在存儲周期內已經送到匯流排上並由匯流排傳送了，而另外3個字則需要在存儲周期結束後再等3個匯流排周期故200+3*50

『柒』 8體交叉存儲是什麼

體交叉存儲是什亂賣么？8體交叉存儲器是由頃陪羨多個獨立的、容量相同的存儲模塊構成的多體模塊存儲器。 它解決的主要問題是提高主存儲器的數據傳輸率。 ·每個存儲模塊都有相同的容量和存儲速度，各模塊都有各自獨立地址寄存器(MAR)、數據寄存器(MDR)、地址解碼、驅動雀拍電路和讀/寫電路。 ·每個模塊各自以等同的方式與CPU傳遞信息，既能並行工作，又能交叉工作。 ·交叉訪問的存儲器通常有兩種工作方式：地址碼高位交叉，地址碼低位交叉。
查看更多


『捌』 低位交叉存儲器為什麼能並行

低位交叉存儲器能並行是因為採用流水線的方式並行存取。交叉存儲器，又稱低位交叉編址，是一種模塊式的存儲器，能並行執行多個獨立的讀、寫操作。存儲器單元實際上是時序邏輯電路的一種。

按存儲器的使用類型可分為只讀存儲器（ROM）和隨機存取存儲器（RAM），兩者的功能有較大的區別，因此在描述上也有所不同。存儲器是許多存儲單元的集合，按單元號順序排列。

每個單元由若干二進制位構成，以表示存儲單元中存放的數值，這種結構和數組的結構非常相似，故在VHDL語言中，通常由數組描述存儲器。

工作原理

存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。

主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。

存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。

以上內容參考：網路- 存儲器

『玖』 多模塊交叉存儲器是對字擴展嗎

字擴展是對存儲晶元內部來說的。字擴展只能擴展容量，對單個存儲器進行擴容，屬於存儲器的一部分。其實是一個比存儲器更小的概念，在使用高位交叉編址的時候是不用考慮存儲器內部裡面有幾個晶元，是怎麼連接的。
多模塊存儲器,說的是存儲器，可獨立運行，擴充容量的同時，在每個存儲模塊獨立交叉編址的情況下，能提高吞吐率。
字培磨擴展是對存儲晶元內部來說的。字擴展只能擴展容量，對單個存儲器進行擴容，屬於存儲器的一部分。其實是一個比存儲器更小的概念凳中缺，在使用高位交叉編址的時候是不用考慮存儲器內部裡面有幾個晶元，是怎麼連接的。
多模塊存儲器,說的是存儲器，可獨立運行，擴充容量的同時，在每個存儲模塊獨立交叉棗辯編址的情況下，能提高吞吐率

『拾』 先行進位 與 行波進位

1.在機器數__BC____中，零的表示形式是唯一的。 A 原碼 B 補碼 C 移碼 D 反碼 2.在定點二進制運算器中，減法運算一般通過__D____來實現。 A 原碼運算的二進制減法器 B 補碼運算的二進制減法器 C 原碼運算的十進制加法器 D 補碼運算的二進制加法器 3. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的定址范圍是_C_____。 A 4MB B 2MB C 2M D 1M 4.主存貯器和CPU之間增加cache的目的是___A___。 A 解決CPU和主存之間的速度匹配問題 B 擴大主存貯器容量 C 擴大CPU中通用寄存器的數量 D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數量 5． 單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需採用__C____。 A 堆棧定址方式 B 立即定址方式 C 隱含定址方式 D 間接定址方式 6． 同步控制是_C_____。 A 只適用於CPU控制的方式 B 只適用於外圍設備控制的方式 C 由統一時序信號控制的方式 D 所有指令執行時間都相同的方式 7.某機字長32位，其中1位符號位，31位表示尾數。若用定點小數表示，則最大正小數為______。 A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31 8.算術 / 邏輯運算單元74181ALU可完成___C___。 A 16種算術運算功能 B 16種邏輯運算功能 C 16種算術運算功能和16種邏輯運算功能 D 4位乘法運算和除法運算功能 9.六七十年代，在美國的___D___州，出現了一個地名叫矽谷。該地主要工業是______它也是______的發源地。 A 馬薩諸塞 ，硅礦產地，通用計算機 B 加利福尼亞，微電子工業，通用計算機 C加利福尼亞，硅生產基地，小型計算機和微處理機 D加利福尼亞，微電子工業，微處理機 10.若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是___C___。 A 階符與數符相同為規格化數 B 階符與數符相異為規格化數 C 數符與尾數小數點後第一位數字相異為規格化數 D數符與尾數小數點後第一位數字相同為規格化數 11.定點16位字長的字，採用2的補碼形式表示時,一個字所能表示的整數范圍是__A____。 A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 12.某SRAM晶元，存儲容量為64K×16位，該晶元的地址線和數據線數目為___D___。 A 64，16 B 16，64 C 64，8 D 16，16 。 13．交叉存貯器實質上是一種___A___存貯器，它能_____執行______獨立的讀寫操作。 A 模塊式，緩宏並行，多個 B 模塊式串列，多個 C 整體式，並行，一個 D 整體式，串列，多個 14．用某個寄存器中操作數的定址方式稱為___C___定址。 A 直接 B 間接 C 寄存器直接 D 寄存器間接 15．流水CPU 是由一系列叫做「段」的處理線路所組成，和具有m個並行部件的CPU相比，一個 m段流水CPU__A____。 A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力 C 吞吐能力大於前者的吞吐能力 D吞吐能力小於前者的吞吐能力 16． 描述PCI匯流排中基本概念不正確的句子是__C____。 A HOST 匯流排不僅連接主存，還可以連接多個CPU B PCI 匯流排體系中有三種橋，它們都是PCI 設備 C 以橋連接實現的PCI匯流排結構不允許許多條總擾宏冊線並行工作 D 橋的作用可使所有的存取都按CPU 的需要出現在匯流排上 17.計算機的外圍設備是指___D___。 A 輸入/輸出設備 B 外存儲器 C 遠程通信設備 D 除了CPU 和內存以外的其它設備 18.中斷向量地址是：___C___。 A 子程序入口地址 B 中斷服務例行程序入口地址 C中斷服務例行程序入口地址的指示器 D 中斷返回地址 19． 完整的計算機應包括_D_____。 A 運算器、存儲器、控制器 ； B 外部設備和主機 ； C 主機和實用程序 ； D 配套的硬體設備和軟體系統 ； 20． 用64位絕寬字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是___B___。 A [ 0，264 – 1 ] B [ 0，263 – 1 ] C [ 0，262 – 1 ] D [ 0，263 ] 21． 四片74181ALU和1片74182CLA器件相配合，具有如下進位傳遞功能___B___。 A 行波進位 ； B 組內先行進位，組間先行進位 ； C 組內先行進位，組間行波進位 ； D 組內行波進位，組間先行進位 ； 22． 某機字長32位，存儲容量為 1MB，若按字編址，它的定址范圍是__C____。 A 1M B 512KB C 256K D 256KB 23． 某一RAM晶元，其容量為512×8位，包括電源和接地端，該晶元引出線的最小數目應是___D___。 A 23 B 25 C 50 D 19 24．堆棧定址方式中，設A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動作是：（A）→MSP ，（SP）- 1 →SP ，那麼出棧的動作應是___B___。 A （MSP）→A， （SP） + 1→SP ； B （SP） + 1→SP ，（MSP）→A ； C （SP） - 1→SP ，（MSP）→A ； D （MSP）→A ，（SP） - 1→SP ； 25．指令周期是指___C___。 A CPU從主存取出一條指令的時間 ； B CPU執行一條指令的時間 ； C CPU從主存取出一條指令加上CPU執行這條指令的時間 ； D 時鍾周期時間 ； 26．在__A____的微型計算機系統中，外設可和主存貯器單元統一編址 ，因此可以不使用I /O指令。 A 單匯流排 B 雙匯流排 C 三匯流排 D 多匯流排 27．在微型機系統中，外圍設備通過__A____與主板的系統匯流排相連接。 A 適配器 B 設備控制器 C 計數器 D 寄存器 28．CD—ROM光碟的標准播放時間為60分鍾。在計算模式1情況下，光碟的存儲容量為 ___B___。 A 601MB B 527MB C 630MB D 530MB 29.至今為止，計算機中的所有信息仍以二進制方式表示的理由是___C___。 A．節約元件； B 運算速度快； C 物理器件的性能決定 ； D 信息處理方便； 30.用32位字長（其中1位符號位）表示定點小數是，所能表示的數值范圍是__B____。 A [0，1 – 2-32] B [0，1 – 2-31] C [0，1 – 2-30] D [0，1] 31.已知X為整數，且[X]補 = 10011011，則X的十進制數值是__B____。 A +155 B –101 C –155 D +101 32.主存儲器是計算機系統的記憶設備，它主要用來__C____。 A 存放數據 B 存放程序 C 存放數據和程序 D 存放微程序 33.微型計算機系統中 ，操作系統保存在硬碟上，其主存儲器應該採用___C___。 A RAM B ROM C RAM和ROM D CCP 34.指令系統採用不同定址方式的目的是_B_____。 A 實現存貯程序和程序控制； B 縮短指令長度，擴大定址空間，提高編程靈活性；。 C 可直接訪問外存； D 提供擴展操作碼的可能並降低指令解碼的難度； 35．某寄存器中的值有時是地址，因此只有計算機的__C____才能識別它。 A 解碼器 B 判斷程序 C 指令 D 時序信號 36．用16位字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是___B___。 A [ 0，216 – 1 ] B [ 0，215 – 1 ] C [ 0，214 – 1 ] D [0，215 ] 37．以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數據傳輸率最 高的是___C___。 A DRAM B SRAM C 閃速存儲器 D EPROM 38．磁碟驅動器向碟片磁層記錄數據時採用__B____方式寫入。 A 並行 B 串列 C 並行—串列 D 串列—並行 39．IEEE1394所以能實現數據傳送的實時性，是因為___C___。 A 除非同步傳送外，還提供等步傳送方式 ； B 提高了時鍾頻率 ； C 除優先權仲裁外，還提供均等仲裁，緊急仲裁兩種匯流排仲裁方式 ；二. 填空題 1 為了運算器的A. _高速性____，採用了B. 先行_____進位，C. 陣列_____乘除法和流水線等並行措施。 2 相聯存儲器不按地址而是按A. _內容_____訪問的存儲器，在cache中用來存放B. 行地址表______，在虛擬存儲器中用來存放C. 頁表和段表______。 3 硬布線控制器的設計方法是：先畫出A. 指令周期______流程圖，再利用B. 布爾代數______寫出綜合邏輯表達式，然後用C. 門電路、觸發器或可編程邏輯______等器件實現。 4 磁表面存儲器主要技術指標有A.存儲密度______，B. 存儲容量______，C. 平均存取時間______，和數據傳輸率。 5 DMA 控制器按其A. 組成結構______結構，分為B. 選擇______型和C. _多路_____型兩種。 6．按IEEE764標准，一個浮點數由A._符號位S_____，階碼E ，尾數m 三部分組成。其中階碼E 的值等於指數的B.基值E______加上一個固定C._偏移量_____。 7．存儲器的技術指標有A.存儲容量______，B._存儲時間_____，C.__存儲周期____，和存儲器帶寬。 8．匯流排有A._物理_____特性，B._功能_____特性，電氣特性，C.__時間____特性。 9．不同的CRT顯示標准所支持的最大A.解析度______和B.顏色______數目是C.__不同____的。三.（9分）已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]補 ，[ -x ]補 ，[ y ]補 ，[ -y ]補 ，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]補 = 1.10001 所以 ：[ -x ]補 = 0.01111 [ y ]原 = 0.11001 [ y ]補 = 0.11001 所以 ：[ -y ]補 = 1.00111 [ x ]補 11.10001 [ x ]補 11.10001 + [ y ]補 00.11001 + [ -y ]補 11.00111 [ x + y ]補 00.01010 [ x - y ]補 10.11000 所以： x + y = +0.01010 因為符號位相異，結果發生溢出四．(9分)求證：[x]補 - [y]補 = [x]補 +[-y]補 因為 [x]補 + [y]補 = [x + y]補 所以 [y]補 = [x + y]補 - [x]補 ① 又 [x-y]補 = [x+（-y）]補 = [x]補 + [-y]補 所以 [-y]補= [x-y]補 - [x]補 ② 將①和②相加，得 [y]補 + [-y]補 = [x + y]補+ [x - y]補- [x]補- [x]補 = [x + y + x - y]補- [x]補- [x]補 = [x + x]補- [x]補- [x]補 = 0 所以 [-y]補 = -[y]補