分頁存儲管理物理地址

A. 你回答的「一個請求分頁存儲管理系統，內存空間為32KB，允許用戶編程空間為「在問題說物理地址15bit 何意

頁大小為2KB=2的11次方B，頁內偏移量為11bit
邏輯地址：
1CDBH 轉換成二進制：0001110011011011
2C1DH 轉換成二進制：0010110000011101
取低11位為頁內偏移量，剩餘高位為頁號。

內存空間32KB=2的15次方B，物理地址15bit.

1CDBH 頁號為00011，值為3.如表，塊號為9.

9 轉換成二進制 1001
1CDBH 物理地址為100110011011011

2C1DH 物理地址同上
另外,站長團上有產品團購,便宜有保證

B. 操作系統 邏輯地址求物理地址問題

邏輯地址A，頁歷檔耐面大小L，頁號p，頁內地址d
p=INT[A/肢春L],d=[A]MOD L。
故可得：p=0420H/1KB,d=[0420H]MOD 1KB
即：p=1，d=20H
頁表如下：
0 3
1 7
2 9
所以,物理地址=CS+IP=7*1KB+20H=1C20H
呵呵~~好好想想蠢頌吧~~~

C. 某分頁儲存管理系統中,邏輯地址的長度為16位,物理地址20位。

邏輯地址0AF6Ah，根據頁面大小16kB，可知頁面內地址為2F6Ah，頁面編號為10即第2頁，對應於第15物理塊。
因此物理地址為4000h×0Fh + 2F6Ah = 3C000h + 2F6Ah = 3EF6Ah

網路嫌我字數不夠

D. 用c語言分頁式存儲管理的地址轉換過程實現

邏輯地址轉換為物理地址
#include<stdio.h>
main()
{int p,d,la,pa,ps,a[100],n,i;/*pa為物理地址，la為物理地址，ps為頁面大小，a[100]存放頁表中對應主存的頁號，n為頁面數*/
printf("請輸入邏輯地址la=");/*輸入邏輯地址*/
scanf("%d",&la);
printf("請輸入頁面大小ps=");/*輸入頁面大小*/
scanf("%d",&ps);
printf("請輸入頁面數n=");/*輸入頁面數*/
scanf("%d",&n);
for(i=0;i<n;i++)
{
printf("輸入頁表中第%d頁項中主存頁號=",i);
scanf("%d",&a[i]);
}/*輸入頁表中主存的頁號*/
p=la/ps;d=la-p*ps;/*p為頁表項的頁號，d為頁內位移*/
pa=a[p]*ps+d;
printf("邏輯地址為%d的物理地址為%d",la,pa);
}

E. 分頁存儲管理的實現原理

採用分頁存儲器允許把一個作業存放到若干不相鄰的分區中，既可免去移動信息的工作，又可盡量減少主存的碎片。分頁式存儲管理的基本原理如下：

1、 頁框：物理地址分成大小相等的許多區，每個區稱為一塊；
2、址分成大小相等的區，區的大小與塊的大小相等，每個稱一個頁面。
3、 邏輯地址形式：與此對應，分頁存儲器的邏輯地址由兩部分組成，頁號和單元號。邏輯地址格式為 頁號 單元號（頁內地址） 採用分頁式存儲管理時，邏輯地址是連續的。所以，用戶在編製程序時仍只須使用順序的地址，而不必考慮如何去分頁。

4、頁表和地址轉換：如何保證程序正確執行呢？
採用的辦法是動態重定位技術，讓程序的指令執行時作地址變換，由於程序段以頁為單位，所以，我們給每個頁設立一個重定位寄存器，這些重定位寄存器的集合便稱頁表。頁表是操作系統為每個用戶作業建立的，用來記錄程序頁面和主存對應頁框的對照表，頁表中的每一欄指明了程序中的一個頁面和分得的頁框的對應關系。絕對地址=塊號*塊長+單元號 以上從拓撲結構角度分析了對稱式與非對稱式虛擬存儲方案的異同,實際從虛擬化存儲的實現原理來講也有兩種方式;即數據塊虛擬與虛擬文件系統. 數據塊虛擬存儲方案著重解決數據傳輸過程中的沖突和延時問題.在多交換機組成的大型Fabric結構的SAN中,由於多台主機通過多個交換機埠訪問存儲設備,延時和數據塊沖突問題非常嚴重.數據塊虛擬存儲方案利用虛擬的多埠並行技術,為多台客戶機提供了極高的帶寬,最大限度上減少了延時與沖突的發生,在實際應用中,數據塊虛擬存儲方案以對稱式拓撲結構為表現形式. 虛擬文件系統存儲方案著重解決大規模網路中文件共享的安全機制問題.通過對不同的站點指定不同的訪問許可權,保證網路文件的安全.在實際應用中,虛擬文件系統存儲方案以非對稱式拓撲結構為表現形式. 虛擬存儲技術,實際上是虛擬存儲技術的一個方面,特指以CPU時間和外存空間換取昂貴內存空間的操作系統中的資源轉換技術 基本思想:程序,數據,堆棧的大小可以超過內存的大小,操作系統把程序當前使用的部分保留在內存,而把其他部分保存在磁碟上,並在需要時在內存和磁碟之間動態交換,虛擬存儲器支持多道程序設計技術 目的:提高內存利用率 管理方式
A 請求式分頁存儲管理 在進程開始運行之前,不是裝入全部頁面,而是裝入一個或零個頁面,之後根據進程運行的需要,動態裝入其他頁面;當內存空間已滿,而又需要裝入新的頁面時,則根據某種演算法淘汰某個頁面,以便裝入新的頁面

B 請求式分段存儲管理 為了能實現虛擬存儲,段式邏輯地址空間中的程序段在運行時並不全部裝入內存,而是如同請求式分頁存儲管理,首先調入一個或若干個程序段運行,在運行過程中調用到哪段時,就根據該段長度在內存分配一個連續的分區給它使用.若內存中沒有足夠大的空閑分區,則考慮進行段的緊湊或將某段或某些段淘汰出去,這種存儲管理技術稱為請求式分段存儲管理

F. 基本分頁存儲管理

  閱讀前請先閱讀 內存管理基礎 。從本文開始就介紹不連續分配的幾種方式，本文主要介紹基本分頁存儲管理。

  假設進程A的大小為23MB，但是每個分區的大小隻有10MB，如果進程只能佔用一個分區，顯然是放不下的。
  解決思路：如果允許進程佔用多個分區，那麼可以把進程拆分成 10MB + 10MB + 3MB三個部分 ，再把這三個部分別放在三個分區中（這些分區不要求連續）.....

  將內存空間分為一個個大小相等的分區（如每個分區4KB，每個分區就是一個 「頁框」 ，或稱 「內存塊」 、 「物理塊」 。每個頁框有一個編號，即 「頁框號」 ，或 「內存塊號」 、 「物理塊號」 ，頁框號 從0開始 ）。將用戶進程的地址空間也分為與頁框大小相等的一個個區域，稱為 頁面 或 頁 。頁框的大小不能太大，否則可能會產生過大的內存碎片。
  操作系統 以頁框為單位為各個進程分配內存空間。 進程的每個頁面分別放入一個頁框中，即進程的 頁面和內存的頁框 有 一一對應 的關系。

  進程分頁後，進程的各個頁面可以放在不連續的頁框中，所以如何實現邏輯地址到物理的地址的轉換？
  如下圖，將下面的進程分頁，假設每頁大小為50B，那麼就分為4個頁面。

  手動計算方法：
   頁號 = 邏輯地址 / 頁面長度（取整數部分）。
   頁內偏移量 = 邏輯地址 % 頁面長度
   頁面在內存中的起始位置 ：操作系統需要用某種數據結構記錄進程各個頁面的起始位置。
  對於計算機，通常將 頁面的大小劃分為2的整數次冪 。假設用32個二進制位表示邏輯地址，頁面大小為取2 12 B = 4096B = 4KB。

  如邏輯地址2，用二進製表示00000000 00000000 0000 0000 00000010 ，前24位二進制對應的十進制值就是邏輯地址2對應的頁號，即0號頁，而後12二進制位對應的十進制值就是偏移量。如果0號頁在內存中的起始地址為X，那麼邏輯地址2對應的物理地址就是 X + 2.
  同理，邏輯地址4097，用二進製表示00000000 00000000 0001 0000 00000001 ，前24位二進制對應的十進制值就是邏輯地址4097對應的頁號，即1號頁，而後12二進制位對應的十進制值就是偏移量。如果0號頁在內存中的起始地址為Y，那麼邏輯地址4097對應的物理地址就是 Y + 1.
  結論： 如果每個頁面的大小為2 k B，用二進製表示邏輯地址，則末尾的K位表示頁內偏移量，其餘部分就是頁號。
  因此，如果讓 每個頁面的大小為2的整數次冪， 計算機就可以很方便的得出一個邏輯地址對應的頁號和頁內偏移量。
  如果一個頁面的大小為2KB，那分頁存儲管理的邏輯地址結構為：

  地址結構包括兩個部分：前一個部分表示頁號，後一個部分表示頁內偏移量W。

  在知道如何計算頁號和偏移量後，要計算實際的物理地址，還需要知道頁號在內存中的起始地址，如何知道每個頁面在內存中存放的位置——操作系統要為 每個進程建立一張頁表。

  按照之前的方法計算出邏輯地址所對應的頁號N，然後根據頁表區查詢實際的內存塊號M，由於每個內存塊號的大小都是相等的，所以實際地址 = M * 內存塊大小 + 偏移量。

  在實際上，頁表中是沒有頁號的，那怎麼找到實際對應的內存塊號呢？
  假設某系統物理內存大小為4GB，頁面大小為4KB，則每個頁表項至少應該佔用多少位元組？

  各頁表項會 按順序連續地 存放在內存中，如果該頁表在內存中存放的地址為X，則M號頁對應的頁表項存放的地址為：X + M * 3B
  因此，頁表的頁號可以是隱含的。只需要知道 頁表存放的起始地址 和 頁表項長度 ，即可找到各個頁號對應的頁表項存放的位置，找到位置後就可以讀取該位置的值，即實際內存塊號。
  舉個例子，如果按照邏輯地址計算出了偏移量為20，頁號為1，頁表中的頁號是隱藏的，那麼根據頁表在內存中的起始地址20（假設的值），以及頁表項長度3B，那麼頁號為1所對應的實際內存塊號的值所在的地址就是：20 + 3 * 1 = 23的位置，然後在該位置的值，該值就是實際內存塊號，如果是4的話，那麼實際地址就是： 4 * 頁面大小（4096B） + 20 = 16404。

  基本地址變換結構可以藉助進程的頁表將邏輯地址轉換為物理地址。
  通常在系統中設置一個 頁表寄存器（PTR Page-Table Register） ，存放 頁表在內存中起始地址F 和 頁表長度M 。
  進程在未執行時，頁表的起址和頁表長度放在 進程式控制制塊（PCB）中 ，當進程被調度時，操作系統內核會把它們放在頁表寄存器中。

  邏輯地址到物理地址變換的過程：

  比較頁表長度，頁表項長度和頁面大小三個概念：

  在分頁存儲管理（頁式管理）系統中，只要確定了每個頁面的大小，邏輯地址結構就確定了。因此， 頁式管理中地址是一維的。 即只要給出一個邏輯地址，系統就可以自動算出頁號、頁內偏移量兩個部分，並不需要顯示告系統這個邏輯地址中，頁內偏移量佔多少位。
  基本地址變換結構需要訪問兩次內存： 第一次訪問內存查找頁表；第二次訪問物理內存對應的內存單元。

  對於上圖，會很頻繁地訪問10號塊中的指令、23號塊。
   時間局部性 ：如果執行了程序中的某條指令，那麼不久後這條指令很有可能再次執行：如果某個數據被訪問過，不久之後該數據很有可能再次被訪問。（因此程序中存在大量循環）。
   空間局限性 ：一旦程序訪問了某個存儲單元，在不久之後，其附近的存儲單元也很有可能被訪問。（因為很多數據在內存中都是連續存放的。如上面的數組，每次循環一次都會訪問鄰近的下一個元素地址）。
  在基本地址變換機構中，每次訪問一個邏輯地址，都需要查詢內幕才能中的頁表。由於局部性原理，可能連續很多次查找到的都是一個頁表項。既然如此，就可以利用這個特性減少訪問頁表的次數——快表。

   快表 ，又稱 聯想寄存器（TLB） ，是一種 訪問速度比內存快很多 的高速緩沖存儲器，用來存儲當前訪問的若干頁表項，以加速地址變換的過程。與此對應，內存中的頁表常稱為 慢表。
  快表的地址包換過程：
  (1) CPU給出邏輯地址，由某個硬體算得頁號、頁內偏移量，將頁號與快表中的所有頁號進行比較。
  (2) 如果找到匹配的頁號，說明要訪問的頁表項在快表中有副本，則直接從中取出該頁對應的內存塊號，再根據內存塊號中與頁內偏移量算地物理地址。最後訪問該物理地址對應的內存單元。因此如果快表命中，則訪問某個邏輯地址只需 一次 訪問內存即可。
  (3) 如果沒有找到匹配的頁號，則就需要訪問頁表，需要兩次訪問內存，在第一次訪問內存查詢得到頁號後，需要將頁號添加到快表中，以便後面再次被訪問。如果快表已滿，則必須按照一定的演算法對舊的頁表項進行替換。
  由於查詢快表比查詢頁表的速度快很多，因此只要快表命中，就可以節省很多時間。因為局部性原理，一般來說快表的命中率可以達到90%以上。

G. 在二級頁表分頁存儲管理中怎樣由十進制的邏輯地址計算相對應的物理地址

1)092b(H)轉換成二進制就是0000 1001 0010 1011 前6位為頁號手世p得先轉換成10進制為2 ,對應的塊號為5,用5*1024加上後10位（0100101011轉換成10進制為1+2+8+32+256=299）為5419即為物理地址
2)2A12轉換成二進制為0010 1010 0001 0010 頁號巧悶為001010就是10 而頁號中缺頁了 溢出
3）2A5C十進孝薯彎制就是10844再除以1024等於 10餘604 10為塊號 而題目中沒有 也是溢出
不知道算對沒.

H. 基本分頁存儲管理

假設是按位元組編址

考慮支持多道程序的兩種連續分配方式

原因：連續分配要求進程佔有的必須是一塊連續的內存區域
能否講一個進程分散地裝入到許多不相鄰的分區，便可充分利用內存

基本分頁存儲管理的思想：把內存分為一個個相等的小分區，再按照分區大小把進程拆分成一個個小部分

頁框/頁幀：內存空間分成的一個個大小相等的分區（比如4KB）
頁框號：頁框的編號，從0開始，從低地址開始

頁/頁面：用戶進程的地址空間分為和頁框大小相等的一個個區域
頁號梁李彎：頁/頁面的編號，從0開始

進程的最後一個頁面可能沒有一個頁框那麼大，頁框不能太大，否則可能產生過大的內部碎片

操作系統以頁框為單位為各個進程分配內存空間。進程的每個頁面分別放入一個頁框中，也就是說，進程的頁面與內存的頁框有一一對應的關系
每個頁面不必連續存放，也不必按照先後順序，可以放到不相鄰的各個頁框中

進程在內存中連續存放時，通過動態重定位實現邏輯地址到物理地址的轉換。在裝入模塊之後，內存中指令使用的依然是邏輯地擾早址，直到指令執行的時候才會進行地址轉換。系統會設置一個重定位寄存器，用來存放裝入模塊存放的起始位置，重定位寄存器橡悶中的值加上邏輯地址就是該邏輯地址實際對應的物理地址

如果採用分頁技術

頁框大小為4KB，地址空間為4GB的系統
頁號為前20位，頁內偏移量為後12位

頁表：為了能知道進程的每個頁面在內存中存放的位置，操作系統要為每個進程建立一張頁表

一個進程對應一張頁表
進程的每一頁對應一個頁表項
每個頁表項由頁號和頁框號組成
頁表記錄進程頁面和實際存放的頁框之間的對應關系

每個頁表項的長度是相同的，頁號是隱含的
各頁表項會按順序連續存放在內存中，如果該頁表在內存中的起始地址是X，4GB/4KB系統的頁框有

用於實現邏輯地址到物理地址轉換的一組硬體機構

通常會在系統中設置一個頁表寄存器(PTR)，存放頁表在內存中的起始地址F和頁表長度M（M個頁表項）
進程未執行時，頁表的起始地址和頁表長度放在進程式控制制塊(PCB)中，當進程被調度時，操作系統內核會把他們放到頁表寄存器中

基本分頁存儲管理中地址是一維的，即只要給出一個邏輯地址，系統就可以自動計算出頁號、偏移量，不需要顯式告訴系統偏移量是多少

理論上，頁表項長度為3即可表示內存塊號的范圍，但是為了方便頁表查詢，會讓頁面恰好能裝得下整數個頁表項，令每個頁表項佔4位元組
4KB頁面，可以放4096/3 =1365個頁表項，有4096%3 =1B的碎片，訪問1365及之後的頁表項時，還要考慮前面的頁框中的碎片，才能得到頁表項的物理地址，比較麻煩

進程頁表通常存放在連續的頁框中，這樣就能用統一的計算方式得到想要得到的頁表項存儲的位置

地址變換過程中有兩次訪存操作：查詢頁表、訪問目標內存單元

局部性原理

如果這個程序將程序對應的指令存放在10號內存塊，將程序中定義的變數存放在23號內存塊，當這個程序執行時，會很頻繁地反問10、23號內存塊

時間局部性：如果執行了程序中的某條指令，那麼不久後這條指令很有可能被再次執行；如果某個數據被訪問過，不久之後該數據很有可能再次被訪問（因為程序存在大量循環）
空間局部性：一旦程序訪問了某個存儲單元，在不久之後，其附近的存儲單元也很有可能被訪問（因為很多數據在內存中連續存放）

基本地址變換機構中，每次要訪問一個邏輯地址，都要查詢頁表，由於局部性原理，可能連續多次查詢同一個頁表項

快表：又稱聯想寄存器（TLB），是一種訪問速度比內存塊很多的高速緩存，用來存放當前訪問的若干頁表項，以加速地址變換的過程。內存中的頁表常稱為慢表

引入快表後地址的變換過程

一般來說，快表的命中率可以達到90%以上

單級頁表存在的問題

對問題1

可將頁表進行分組，使每個內存塊剛好可以放入一個分組。為離散分配的頁表再建立一張頁表，稱為頁目錄表，或外層頁表
各級頁表的大小不能超過一個頁面

針對兩級頁表

對問題2

可以在需要訪問頁面時，才把頁面調入內存（虛擬存儲技術），可以在頁表項中增加一個標志位，用於表示該頁面是否已經調入內存
若想訪問的頁面不在內存中，會產生缺頁中斷（內中斷），然後將目標頁面從外存調入內存
之後的文章會有展開

兩級頁表訪存次數分析：如果沒有TLB，第一次訪存是訪問內存中的頁目錄表，第二次訪存是訪問內存中的二級頁表，第三次訪存是訪問目標內存單元

I. 計算機操作系統，分頁存儲管理求物理地址

該頁的物理地址為D80F，數據為0B。