存儲器電路

① 存儲器晶元屬於哪種集成電路

集成電路的分類法很多，存儲器晶元屬於大規模數字集成電路。

② 鐵電存儲器的介面電路

FM1808與8051介面電路如圖4所示，這里使用8051的ALE信號和由地址產生的片選信號相「或」來產生CE的正跳變。兩片32K 8的FRAM存儲器，A15與ALE通過74FC32相"或"作為U2的片選，取反後作為U3的片選。所以，U2的地址為0~7FFFH，U3的地址為8000H~FFFFH。8051的RD信號與PSEN信號相「與」後作為U3的輸出允許，所以U3作為程序或數據存儲器使用。當J1跳接塊在右邊時，U2與U3用法相同，而J1跳接在左邊時，U2僅作為程序存儲器。要保證代碼不會意外地被改寫，僅需斷開J2即可。圖4 FM1808與8051/52的介面電路(略) 需要注意的是，由於邏輯門電路都有6~8ns的延時時間，在主頻較高時應使用快速型邏輯晶元（F系列）。

③ 存儲器晶元由哪些電路組成其作用是什麼

用2k*4的RAM晶元組成32KB的外擴存儲器，共需晶元32片。晶元指內含集成電路的矽片，體積很小，常常是計算機或其他電子設備的一部分。存儲器（Memory）是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器；在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等；在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。

④ 存儲器的原理是什麼

存儲器講述工作原理及作用

介紹

存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。

2.按存取方式分類

(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。

(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。

(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。

3.按信息的可保存性分類

非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。

永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。

4.按在計算機系統中的作用分

根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。

能力影響

從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。

通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。

影響有效數據速率的參數

有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。

匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。

顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。

DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。

大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。

存儲器讀事務處理

考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。

在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。

第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。

第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。

然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。

實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。

另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。

匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。

很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。

首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。

假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。

選擇技巧

存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。

選擇存儲器時應遵循的基本原則

1、內部存儲器與外部存儲器

一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。

2、引導存儲器

在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。

可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。

⑤ 存儲器由哪幾部分組成，如何使用

存儲器由存儲體、地址解碼器和控制電路組成。

1)存儲體是存儲數據信息的載體。由一系列存儲單元組成，每個存儲單元都有確定的地址。存儲單元通常按位元組編址，一個存儲單元為一個位元組，每個位元組能存放一個8位二進制數。就像一個大倉庫，分成許多房間，大倉庫相當於存儲體，房間相當於位元組，房間都有編號，編號就是地址。

2)地址解碼器將CPU發出的地址信號轉換為對存儲體中某一存儲單元的選通信號。相當於CPU給出地址，地址解碼器找出相應地址房間的鑰匙。通常地址是8位或1 6位，輸入到地址解碼器，產生相應的選通線，8位地址能產生28=256根選通線，即能選通256位元組。16位地址能產生216=65536=64K根選通線，即能選通64K位元組。當然要產生65536根選通線是很難想像的，實際上它是分成256根行線和256根列線，256 X 256=65536，合起來能選通65536個存儲單元。

3)存儲器控制電路包括片選控制、讀／寫控制和帶三態門的輸入／輸出緩沖電路。

①片選控制確定存儲器晶元是否工作。

②讀/寫控制確定數據傳輸方向；若是讀指令，則將已被選通的存儲單元中的內容傳送到數據匯流排上；若是寫指令，則將數據匯流排上的數據傳送到已被選通的存儲單元中。

③帶三態門的輸入/輸出緩沖電路用於數據緩沖和防止匯流排上數據競爭。數據匯流排相當於一條車流頻繁的大馬路，必須在綠燈條件下，車輛才能進入這條大馬路，否則要撞車發生交通事故。同理，存儲器的輸出端是連接在數據匯流排上的，存儲器中的數據是不能隨意傳送到數據匯流排上的。例如，若數據匯流排上的數據是「1」(高電平5V)，存儲器中的數據是「0」(低電平OV)，兩種數據若碰到一起就會發生短路而損壞單片機。因此，存儲器輸出埠不僅能呈現「1」和「O」兩種狀態，還應具有第三種狀態「高阻"態。呈「高阻"態時，它們的輸出埠相當於斷開，對數據匯流排不起作用，此時數據匯流排可被其他器件佔用。當其他器件呈「高阻"態時，存儲器在片選允許和輸出允許的條件下，才能將自己的數據輸出到數據匯流排上。

單片機學習需要理論結合實際，最好有自己的單片機開發板輔助，看視頻教程，目前主流的有吳鑒鷹單片機開發板

⑥ 存儲器的基本結構原理

存儲器單元實際上是時序邏輯電路的一種。按存儲器的使用類型可分為只讀存儲器(ROM)和隨機存取存儲器(RAM)，兩者的功能有較大的區別，因此在描述上也有所不同
存儲器是許多存儲單元的集合，按單元號順序排列。每個單元由若干三進制位構成，以表示存儲單元中存放的數值，這種結構和數組的結構非常相似，故在VHDL語言中，通常由數組描述存儲器

結構
存儲器結構在MCS - 51系列單片機中，程序存儲器和數據存儲器互相獨立，物理結構也不相同。程序存儲器為只讀存儲器，數據存儲器為隨機存取存儲器。從物理地址空間看，共有4個存儲地址空間，即片內程序存儲器、片外程序存儲器、片內數據存儲器和片外數據存儲器，I/O介面與外部數據存儲器統一編址

存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。
指示每個單元的二進制編碼稱為地址碼。尋找某個單元時，先要給出它的地址碼。暫存這個地址碼的寄存器叫存儲器地址寄存器(MAR)。為可存放從主存的存儲單元內取出的信息或准備存入某存儲單元的信息，還要設置一個存儲器數據寄存器(MDR)

⑦ 存儲器的電路原理是什麼

存儲器中最小的存儲單位就是一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲元，它可存儲一個二進制代碼。由若干個存儲元組成一個存儲單元，然後再由許多存儲單元組成一個存儲器。一個存儲器包含許多存儲單元，每個存儲單元可存放一個位元組（按位元組編址）。每個存儲單元的位置都有一個編號，即地址，一般用十六進製表示。一個存儲器中所有存儲單元可存放數據的總和稱為它的存儲容量。假設一個存儲器的地址碼由20位二進制數（即5位十六進制數）組成，則可表示2的20次方，即1M個存儲單元地址。每個存儲單元存放一個位元組，則該存儲器的存儲容量為1MB。

⑧ 存儲電路是如何工作的

存儲器分為RAM(數據存儲器)和ROM（程序存儲器），他們工作原理都是一樣的，即實現對電平0和1的存儲。

存儲電路的工作原理見下圖，你可以把它看懂用自己的語言描述出來，這樣你的報告就可以寫出來了，然後大規模的存儲電路集成起來可以構成存儲器。

如果是應付寫報告，我給你概括下吧，存儲電路的工作原理是：存儲電路是把送來的地址信號通過地址解碼電路，在存儲矩陣中選中相應的存儲單元，將該單元存儲的數據送到輸出埠，為了實現存儲器的擴展往往在存儲器上加使能信號EN.大規模的存儲電路集成封裝起來就組成存儲器。

⑨ 目前計算機使用的處理器和存儲器晶元主要是什麼電路

目前計算機使用的處理器和存儲器晶元主要是VLSI超大規模集成電路。

超大規模集成電路（ Very Large Scale Integration Circuit，VLSI）是一種將大量晶體管組合到單一晶元的集成電路，其集成度大於大規模集成電路。

集成的晶體管數在不同的標准中有所不同。從1970年代開始，隨著復雜的半導體以及通信技術的發展，集成電路的研究、發展也逐步展開。

計算機里的控制核心微處理器就是超大規模集成電路的最典型實例，超大規模集成電路設計（ VLSI design），尤其是數字集成電路，通常採用電子設計自動化的方式進行，已經成為計算機工程的重要分支之一。

(9)存儲器電路擴展閱讀：

世界上超大規模集成電路廠（Integrated Circuit， 簡稱IC，台灣稱之為晶圓廠）主要集中分布於美國、日本、西歐、新加坡及台灣等少數發達國家和地區，其中台灣地區佔有舉足輕重的地位。

但由於近年來台灣地區歷經地震、金融危機、政府更迭等一系列事件影響，使得本來就存在資源匱乏、市場狹小、人心浮動的台灣島更加動盪不安，於是就引發了一場晶圓廠外遷的風潮。而具有幅員遼闊、資源充足、巨大潛在市場、充沛的人力資源供給等方面優勢的祖國大陸當然順理成章地成為了其首選的遷往地。

⑩ at24c02存儲器怎麼工作

工作原理：
動態存儲器每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。當要從DRAM晶元中讀出數據時，CPU首先將行地址加在A0-A7上，而後送出RAS鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。當需要把數據寫入晶元時，行列地址先後將RAS和CAS鎖存在晶元內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。
存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。