存儲器框圖

Ⅰ 畫出該存儲器的組成邏輯框圖

按大小來看，一共需要16塊DRAM晶元，將每四塊分為一組，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線（可以根據儲存容量除以數據寬度來確定）。將地址線的低14位作為全部DRAM晶元的地址，然後將高2位作為組片選信號，即選擇各組輸出的32位數據。

Ⅱ 計算機硬體系統五大部分框圖

輸入設備，輸出設備，運算器，控制器，存儲器
1、運算器
運算器是進行算術、邏輯運算的部件。
2、控制器
控制器是實現計算機各部分聯系及程序自動執行的部件，其功能是從內存中依次取出命令，產生控制信號，向其他部件發出指令，指揮整個運算過程。控制器是統一指揮、協調其他部件的中樞。
注1：人們常把運算器和控制器二者製做在一起稱為中央處理器，簡稱CPU。
3、存儲器
存儲器是存儲信息的部件，分為內存、外存。內存在控制器的指揮下，與運算器、輸入/輸出設備交換信息。外存是為了彌補內存的不足而設置的，在控制器的控制下，它與內存成批交換數據。
注2：把運算器、控制器、內存三者合稱為主機。
4、輸入設備
輸入設備是把數據和程序轉換成電信號，並把電信號送入內存的部件。如：鍵盤、滑鼠、掃描儀、麥克、游戲操作桿等。
5、輸出設備
輸出設備是把計算機處理的結果送到主機外的部件。如：顯示器、列印機、音箱等。

Ⅲ 用32K*8位的EPROM晶元組成128K*16位的只讀存儲器,儲存器的組成框圖怎樣畫

X*Y位，其中，X晶元的存儲單元格數，Y每個存儲單元存儲數據的位數。所以，對於一片晶元來說。

由X能知道需要多大的地址緩存才能夠表示所有的地址，由Y能知道需要多大的數據緩存。首先是X，按照2進制，1024就是1K，也就是2的10次方，也就是1K。

(3)存儲器框圖擴展閱讀：

用1K×4位的DRAM晶元構成4K×8位存儲器。是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。

每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。

使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。

Ⅳ 16k*8位SRAM晶元構成64k*16位的存儲器,要求畫出該存儲器的組成邏輯框圖

首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加解碼器來片選，常見3-8解碼器138。

Ⅳ 有一個16K*16位的存儲器,由1K*4位的DRAM晶元構成,畫出存儲體的組成框圖

按大小來看，一共需要16塊DRAM晶元，將每四塊分為一組
，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線
（可以根據儲存容量除以數據寬度來確定）。
將地址線的低14位作為全部DRAM晶元的地址，然後將高2位作為組片選信號，
即選擇各組輸出的32位數據。

Ⅵ 用16k*8位的SRAM晶元構成64k*16位的存儲器，試畫出該存儲器的組成邏輯框圖

共八個SRAM,每四片串聯（地址線並聯,數據線連一起），得到兩組64K*8的存儲組，然後將兩組並聯(地址線連一起，數據線並聯)即64K*16BIT，地址分配可分為8個塊區，高低位元組分別解碼選擇，然後進行四個16K的定址，訪問具體數據的映射地址。

首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加內解碼器容來片選，常見3-8解碼器138。

(6)存儲器框圖擴展閱讀：

存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。

主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。

Ⅶ 計算機存儲體組成框圖

評論 ┆ 舉報

最佳答案此答案由提問者自己選擇，並不代表網路知道知識人的觀點

回答：陳曉愛郭峰
學姐
12月1日 16:06 開始-所有程序-附件-計算器

Ⅷ 以存儲器為中心的計算機結構框圖各箭頭分別表示什麼

程序流程圖中帶箭頭的線段表示控制流。數據流程圖中帶箭頭的線段表示數據流。
在現代計算機結構中，是以存儲器為中心的結構，數據和程序直接存儲到存儲器中，輸出設備也可以直接從存儲器直接取走計算結果。這樣，運算器減輕了工作，它可以更加專注於計算，以此提高工作效率。

Ⅸ 用32K×8位DRAM晶元擴展128K×16位的存儲器。要求畫出該存儲器的組成邏輯框圖

2K*8的晶元所以地址線為15條，即A0~A14，數據線為8，將32K*8晶元組成128K*16的只讀器，所以首先位擴展將數據線8擴展到16，即D0~D15，然後字擴展32K是15條地址線，128是17條地址線，所以要用2/4解碼器將地址線15擴展到17，需要用到的晶元是(128/32)*(16/8)=8，連接如圖所示！紅色為A0~A14的地址匯流排。
PS：地址線的計算：32K=1K*32 1K=2^10 32=2^5，所以32K=2^10*2^5=2^15,所以等於15條地址線，

Ⅹ 用1K×4位的DRAM晶元構成4K×8位存儲器。問需要多少個這樣的DRAM晶元畫出該存儲器的組成邏輯框圖。

晶元數=總容量/容量=4k*8÷1k*4=8片。將每四塊分為一組，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線（可以根版據儲存容量除以數據寬度來確定）。

將32K*8晶元組成128K*16的只讀度器，所以首先位擴展將數據線8擴展到16，即D0~D15，然問後字擴展32K是15條地址線，128是17條地址線，所以要答用2/4解碼器將地址線15擴展到17，需要用到的晶元是(128/32)*(16/8)=8，連接如圖所示！紅色為A0~A14的地址匯流排。

(10)存儲器框圖擴展閱讀：

用1K×4位的DRAM晶元構成4K×8位存儲器。是一個64K 1bit的DRAM晶元，將8片並接起來，可以構成64KB的動態存儲器。

每片只有一條輸入數據線，而地址引腳只有8條。為了形成64K地址，必須在系統地址匯流排和晶元地址引線之間專門設計一個地址形成電路。使系統地址匯流排信號能分時地加到8個地址的引腳上，藉助晶元內部的行鎖存器、列鎖存器和解碼電路選定晶元內的存儲單元，鎖存信號也靠著外部地址電路產生。

當要從DRAM晶元中讀出數據時，CPU 首先將行地址加在A0-A7上，而後送出RAS 鎖存信號，該信號的下降沿將地址鎖存在晶元內部。接著將列地址加到晶元的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在晶元內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。