存儲器刻蝕

A. 電腦處理器的工作原理是什麼 決定頻率快慢的因素是什麼

想知道處理器的工作原理是什麼? 決定頻率快慢的因素是什麼?需要從製造過程開始

現在市場上產品豐富，琳琅滿目，當你使用著配置了最新款CPU的電腦在互聯網上縱橫馳騁，在各種程序應用之間操作自如的時候，有沒有興趣去想一想這個頭不大、功能不小的CPU是怎麼製作出來的呢。

在今天的半導體製造業中，計算機中央處理器無疑是受關注程度最高的領域，而這個領域中眾所周知的兩大巨頭，其所遵循的處理器架構均為x86，而另外一家號稱信息產業的藍色巨人的IBM，也擁有強大的處理器設計與製造能力，它們最先發明了應變硅技術，並在90納米的處理器製造工藝上走在最前列。在今天的文章中，我們將一步一步的為您講述中央處理器從一堆沙子到一個功能強大的集成電路晶元的全過程。

製造CPU的基本原料
如果問及CPU的原料是什麼，大家都會輕而易舉的給出答案—是硅。這是不假，但硅又來自哪裡呢？其實就是那些最不起眼的沙子。難以想像吧，價格昂貴，結構復雜，功能強大，充滿著神秘感的CPU竟然來自那根本一文不值的沙子。當然這中間必然要經歷一個復雜的製造過程才行。不過不是隨便抓一把沙子就可以做原料的，一定要精挑細選，從中提取出最最純凈的硅原料才行。試想一下，如果用那最最廉價而又儲量充足的原料做成CPU，那麼成品的質量會怎樣，你還能用上像現在這樣高性能的處理器嗎？

除去硅之外，製造CPU還需要一種重要的材料就是金屬。目前為止，鋁已經成為製作處理器內部配件的主要金屬材料，而銅則逐漸被淘汰，這是有一些原因的，在目前的CPU工作電壓下，鋁的電遷移特性要明顯好於銅。所謂電遷移問題，就是指當大量電子流過一段導體時，導體物質原子受電子撞擊而離開原有位置，留下空位，空位過多則會導致導體連線斷開，而離開原位的原子停留在其它位置，會造成其它地方的短路從而影響晶元的邏輯功能，進而導致晶元無法使用。

這就是許多Northwood Pentium 4換上SNDS(北木暴畢綜合症)的原因，當發燒友們第一次給Northwood Pentium 4超頻就急於求成，大幅提高晶元電壓時，嚴重的電遷移問題導致了CPU的癱瘓。這就是intel首次嘗試銅互連技術的經歷，它顯然需要一些改進。不過另一方面講，應用銅互連技術可以減小晶元面積，同時由於銅導體的電阻更低，其上電流通過的速度也更快。

除了這兩樣主要的材料之外，在晶元的設計過程中還需要一些種類的化學原料，它們起著不同的作用，這里不再贅述。

CPU製造的准備階段

在必備原材料的採集工作完畢之後，這些原材料中的一部分需要進行一些預處理工作。而作為最主要的原料，硅的處理工作至關重要。首先，硅原料要進行化學提純，這一步驟使其達到可供半導體工業使用的原料級別。而為了使這些硅原料能夠滿足集成電路製造的加工需要，還必須將其整形，這一步是通過溶化硅原料，然後將液態硅注入大型高溫石英容器而完成的。

而後，將原料進行高溫溶化。中學化學課上我們學到過，許多固體內部原子是晶體結構，硅也是如此。為了達到高性能處理器的要求，整塊硅原料必須高度純凈，及單晶硅。然後從高溫容器中採用旋轉拉伸的方式將硅原料取出，此時一個圓柱體的硅錠就產生了。從目前所使用的工藝來看，硅錠圓形橫截面的直徑為200毫米。不過現在intel和其它一些公司已經開始使用300毫米直徑的硅錠了。在保留硅錠的各種特性不變的情況下增加橫截面的面積是具有相當的難度的，不過只要企業肯投入大批資金來研究，還是可以實現的。intel為研製和生產300毫米硅錠而建立的工廠耗費了大約35億美元，新技術的成功使得intel可以製造復雜程度更高，功能更強大的集成電路晶元。而200毫米硅錠的工廠也耗費了15億美元。下面就從硅錠的切片開始介紹CPU的製造過程。

在製成硅錠並確保其是一個絕對的圓柱體之後，下一個步驟就是將這個圓柱體硅錠切片，切片越薄，用料越省，自然可以生產的處理器晶元就更多。切片還要鏡面精加工的處理來確保表面絕對光滑，之後檢查是否有扭曲或其它問題。這一步的質量檢驗尤為重要，它直接決定了成品CPU的質量。

新的切片中要摻入一些物質而使之成為真正的半導體材料，而後在其上刻劃代表著各種邏輯功能的晶體管電路。摻入的物質原子進入硅原子之間的空隙，彼此之間發生原子力的作用，從而使得硅原料具有半導體的特性。今天的半導體製造多選擇CMOS工藝(互補型金屬氧化物半導體)。其中互補一詞表示半導體中N型MOS管和P型MOS管之間的交互作用。而N和P在電子工藝中分別代表負極和正極。多數情況下，切片被摻入化學物質而形成P型襯底，在其上刻劃的邏輯電路要遵循nMOS電路的特性來設計，這種類型的晶體管空間利用率更高也更加節能。同時在多數情況下，必須盡量限制pMOS型晶體管的出現，因為在製造過程的後期，需要將N型材料植入P型襯底當中，而這一過程會導致pMOS管的形成。

在摻入化學物質的工作完成之後，標準的切片就完成了。然後將每一個切片放入高溫爐中加熱，通過控制加溫時間而使得切片表面生成一層二氧化硅膜。通過密切監測溫度，空氣成分和加溫時間，該二氧化硅層的厚度是可以控制的。在intel的90納米製造工藝中，門氧化物的寬度小到了驚人的5個原子厚度。這一層門電路也是晶體管門電路的一部分，晶體管門電路的作用是控制其間電子的流動，通過對門電壓的控制，電子的流動被嚴格控制，而不論輸入輸出埠電壓的大小。准備工作的最後一道工序是在二氧化硅層上覆蓋一個感光層。這一層物質用於同一層中的其它控制應用。這層物質在乾燥時具有很好的感光效果，而且在光刻蝕過程結束之後，能夠通過化學方法將其溶解並除去。

光刻蝕
這是目前的CPU製造過程當中工藝非常復雜的一個步驟，為什麼這么說呢？光刻蝕過程就是使用一定波長的光在感光層中刻出相應的刻痕，由此改變該處材料的化學特性。這項技術對於所用光的波長要求極為嚴格，需要使用短波長的紫外線和大麴率的透鏡。刻蝕過程還會受到晶圓上的污點的影響。每一步刻蝕都是一個復雜而精細的過程。設計每一步過程的所需要的數據量都可以用10GB的單位來計量，而且製造每塊處理器所需要的刻蝕步驟都超過20步(每一步進行一層刻蝕)。而且每一層刻蝕的圖紙如果放大許多倍的話，可以和整個紐約市外加郊區范圍的地圖相比，甚至還要復雜，試想一下，把整個紐約地圖縮小到實際面積大小隻有100個平方毫米的晶元上，那麼這個晶元的結構有多麼復雜，可想而知了吧。

當這些刻蝕工作全部完成之後，晶圓被翻轉過來。短波長光線透過石英模板上鏤空的刻痕照射到晶圓的感光層上，然後撤掉光線和模板。通過化學方法除去暴露在外邊的感光層物質，而二氧化硅馬上在陋空位置的下方生成。

摻雜
在殘留的感光層物質被去除之後，剩下的就是充滿的溝壑的二氧化硅層以及暴露出來的在該層下方的硅層。這一步之後，另一個二氧化硅層製作完成。然後，加入另一個帶有感光層的多晶硅層。多晶硅是門電路的另一種類型。由於此處使用到了金屬原料(因此稱作金屬氧化物半導體)，多晶硅允許在晶體管隊列埠電壓起作用之前建立門電路。感光層同時還要被短波長光線透過掩模刻蝕。再經過一部刻蝕，所需的全部門電路就已經基本成型了。然後，要對暴露在外的硅層通過化學方式進行離子轟擊，此處的目的是生成N溝道或P溝道。這個摻雜過程創建了全部的晶體管及彼此間的電路連接，沒個晶體管都有輸入端和輸出端，兩端之間被稱作埠。

重復這一過程
從這一步起，你將持續添加層級，加入一個二氧化硅層，然後光刻一次。重復這些步驟，然後就出現了一個多層立體架構，這就是你目前使用的處理器的萌芽狀態了。在每層之間採用金屬塗膜的技術進行層間的導電連接。今天的P4處理器採用了7層金屬連接，而Athlon64使用了9層，所使用的層數取決於最初的版圖設計，並不直接代表著最終產品的性能差異。
接下來的幾個星期就需要對晶圓進行一關接一關的測試，包括檢測晶圓的電學特性，看是否有邏輯錯誤，如果有，是在哪一層出現的等等。而後，晶圓上每一個出現問題的晶元單元將被單獨測試來確定該晶元有否特殊加工需要。
而後，整片的晶圓被切割成一個個獨立的處理器晶元單元。在最初測試中，那些檢測不合格的單元將被遺棄。這些被切割下來的晶元單元將被採用某種方式進行封裝，這樣它就可以順利的插入某種介面規格的主板了。大多數intel和AMD的處理器都會被覆蓋一個散熱層。在處理器成品完成之後，還要進行全方位的晶元功能檢測。這一部會產生不同等級的產品，一些晶元的運行頻率相對較高，於是打上高頻率產品的名稱和編號，而那些運行頻率相對較低的晶元則加以改造，打上其它的低頻率型號。這就是不同市場定位的處理器。而還有一些處理器可能在晶元功能上有一些不足之處。比如它在緩存功能上有缺陷(這種缺陷足以導致絕大多數的CPU癱瘓)，那麼它們就會被屏蔽掉一些緩存容量，降低了性能，當然也就降低了產品的售價，這就是Celeron和Sempron的由來。

在CPU的包裝過程完成之後，許多產品還要再進行一次測試來確保先前的製作過程無一疏漏，且產品完全遵照規格所述，沒有偏差。

首先讓我們來看一下處理器的工作原理

一個工廠對產品的加工過程：

進入工廠的原料（程序指令），結過物資分配部門（控制單元）的調度分配，被送往生產線（邏輯運算單元），生產出的成品（處理後的數據）後，再存儲在倉庫（存儲單元）中，最後等著拿到市場上去賣（交由應用程序使用）。

處理器的工作原理：

從控制單元開始，處理器就開始了正式工作，中間的過程是通過邏輯運算單元來進行運算處理，交到存儲單元代表工作結束。首先，指令指針會通知 處理器，將要執行的指令放置在內存中的存儲位置。因為內存中的每個存儲單元都有編號（稱為地址），可以根據這些地址把數據取出，通過地址匯流排送到控制單元中，指令解碼器從指令寄存器IR中拿來指令，翻譯成 處理器可以執行的形式，然後決定完成該指令需要哪些必要的操作，它將告訴算術邏輯單元（ALU）什麼時候計算，告訴指令讀取器什麼時候取數值，告訴指令解碼器什麼時候翻譯指令等等。

根據對指令類型的分析和特殊工作狀態的需要，處理器設置了六種工作周期，分別用六個觸發器來表示它們的狀態，任一時刻只許一個觸發器為1，表示處理器所處周期狀態，即指令執行過程中的某個階段。

1.取指周期（FC）

處理器在FC中完成取指所需要操作。每條指令都必須經歷取指周期FC，在FC中完成的操作與指令操作碼無關的公共操作。但FC結束後轉向哪個周期則與本周期中取出的指令類型有關。

2.源周期（SC）

處理器在SC中完成取源操作數所需的操作。如指令需要源操作數，則進入SC。在SC中根據指令寄存器IR的源地址信息，形成源地址，讀取源操作數。

3.目的周期（DC）

如果處理器需要獲得目的操作數或形成目的地址，則進DC。在DC中根據IR中的目的地址信息進行相應操作。

4.執行周期（EC）

處理器在取得操作數後，則進入EC，這也是第條指令都經歷的最後一個工作階段。在EC中將依據IR中的操作碼執行相應操作，如傳遞、算術運算、邏輯運算、形成轉移地址等。

5.中斷響應周期（IC）

處理器除了考慮指令正常執行，還應考慮對外部中斷請的處理。處理器在向應中斷請求後，進入中斷響應周期IC。在IC中將直接依靠硬體進行保存斷點、關中斷、轉中斷服務程序入口等操作，IC結束轉入取指周期，開始執行中斷服務程序。

6.DMA傳送周期（DMAC）

處理器響應DMA（直接存儲器存取）請求後，進入DMAC中，處理器交出系統匯流排的控制權，由DMA（直接存儲器存取）控制器控制系統匯流排，實現主存與外圍設備之間的數據直接傳送。因此對 處理器來說，DMAC是一個空操作周期。

處理器控制流程，描述了工作周期狀態變化情況：

為了簡化控制邏輯，限制在一條指令結束是判斷有無DMA（直接存儲器存取）請求，若有請求，將插入DMAC；如果在一個DMAC結束前又提出新的DMA請求，則連續安排若干DMA傳送周期。

如果沒有DMA（直接存儲器存取）請求，則繼續判斷有無中斷請求，若有則進入IC。在IC中完成需的操作後向新的FC，這表明進入中斷服務程序。

B. 台基股份是什麼公司

台基股份：公司是國內大功率半導體器件領域為數不多的掌握前道(擴散)技術、中道(晶元製成)技術、後道(封裝測試)技術，並掌握大功率半導體器件設計、製造核心技術並形成規模化生產的企業。

拓展資料：
晶元股有以下公司
兆易創新(71.650, 2.65, 3.84%)：國產存儲龍頭
作為國產存儲龍頭，兆易創新位列全球Nor flash市場前三位，且隨著日美公司的退出，市場份額不斷提高；存儲價格不斷高漲，公司的盈利能力亮眼。
公司打造IDM存儲產業鏈。2017年10月，公司和合肥市產業投資控股（集團）有限公司簽署了存儲器研發相關合作協議，合作開展工藝製程19nm存儲器的12英寸晶圓存儲器（含DRAM 等）研發項目，即合肥長鑫，目前研發進展順利。
江豐電子(42.220, 0.77, 1.86%)：國產靶材龍頭
超高純金屬及濺射靶材是生產超大規模集成電路的關鍵材料之一，公司的超高純金屬濺射靶材產品已應用於世界著名半導體廠商的最先端製造工藝，在16 納米技術節點實現批量供貨，成功打破美、日跨國公司的壟斷格局，同時還滿足了國內廠商28 納米技術節點的量產需求，填補了我國電子材料行業的空白。
公司與美國嘉柏合作CMP項目，並已於2017年11月獲得第一張國產CMP研磨墊的訂單。
北方華創(40.410, 1.18, 3.01%)：國產設備龍頭
北方華創作為設備龍頭，深度受益本輪晶圓廠擴建大潮，公司業務涵蓋集成電路、LED、光伏等多個領域，多項設備進入14納米製程。
公司產品線覆蓋刻蝕機、PVD、CVD、氧化爐、清洗機、擴散爐、MFC等七大核心品類，下遊客戶以中芯國際、長江存儲、華力微電子等國內一線晶圓廠為主。
紫光國芯(34.190, -2.11, -5.81%)：存儲設計+ FPGA
公司是國內的存儲晶元設計龍頭，公司的布局包括收購山東華芯持有的西安華芯51%股權，合計持股增至76%，實現躋身國內存儲器設計第一梯隊的目標。目前，公司新開發的DDR4產品正在驗證優化中。公司近期開始發力FPGA。
高德紅外(13.940, -0.15, -1.06%)：紅外晶元龍頭
作為國內唯一掌握二類超晶格焦平面探測器技術的廠商，高德紅外已研製成功工程化產品，意味著在光電「反導」、「反衛」等空白領域實現新的突破。同時，大批量、低成本核心器件的民用領域推廣、應用，也奠定了中國製造紅外晶元在國內乃至國際上紅外行業的競爭地位。

C. CPU是怎麼設計的內部晶體管是怎麼畫的

記得早前的報道，Intel的研發團隊應該是一兩千人吧，按照現在Intel的產品推出周期，大約每年更新一代產品，根據Tick-Tock模式，大約每兩到三年更新一次核心。
CPU設計是有軟體輔助的，而且現在的CPU集成大容量緩存，存儲器這部分晶體管都是一樣的，不用一個一個設計，實際需要設計的部分沒有十幾億個。出錯是肯定會有的，設計的時候可以通過軟體檢測，模擬運行，也有帶著BUG上市的CPU，不過現在計算機運行的時候也是容錯的，允許出現錯誤，要求100%正確的還可以通過編程解決。還有CPU也是分批生產的，叫「步進」，發現的BUG會在後期產品中得到修復。

D. 集成電路刻蝕溶液是什麼化學品

濕法刻蝕
這是傳統的刻蝕方法。把矽片浸泡在一定的化學試劑或試劑溶液中，使沒有被抗蝕劑掩蔽的那一部分薄膜表面與試劑發生化學反應而被除去。例如,用一種含有氫氟酸的溶液刻蝕二氧化硅薄膜，用磷酸刻蝕鋁薄膜等。這種在液態環境中進行刻蝕的工藝稱為「濕法」工藝，其優點是操作簡便、對設備要求低、易於實現大批量生產，並且刻蝕的選擇性也好。但是，化學反應的各向異性較差，橫向鑽蝕使所得的刻蝕剖面呈圓弧形（見圖）。這不僅使圖形剖面發生變化，而且當稍有過刻蝕時剖面會產生如圖中的虛線，致使薄膜上圖形的線寬比原抗蝕劑膜上形成的線寬小2墹x,並且墹x隨過刻蝕時間迅速增大。這使精確控制圖形變得困難。濕法刻蝕的另一問題，是抗蝕劑在溶液中，特別在較高溫度的溶液中易受破壞而使掩蔽失效，因而對於那些只能在這種條件下刻蝕的薄膜必須採用更為復雜的掩蔽方案。
對於採用微米級和亞微米量級線寬的超大規模集成電路，刻蝕方法必須具有較高的各向異性特性，才能保證圖形的精度，但濕法刻蝕不能滿足這一要求。

干法刻蝕
70年代末研究出一系列所謂干法刻蝕工藝。干法刻蝕有離子銑刻蝕、等離子刻蝕和反應離子刻蝕三種主要方法。
①離子銑刻蝕：低氣壓下惰性氣體輝光放電所產生的離子加速後入射到薄膜表面，裸露的薄膜被濺射而除去。由於刻蝕是純物理作用，各向異性程度很高，可以得到解析度優於 1微米的線條。這種方法已在磁泡存儲器、表面波器件和集成光學器件等製造中得到應用。但是，這種方法的刻蝕選擇性極差，須採用專門的刻蝕終點監測技術，而且刻蝕速率也較低。
②等離子刻蝕：利用氣壓為10～1000帕的特定氣體（或混合氣體）的輝光放電，產生能與薄膜發生離子化學反應的分子或分子基團，生成的反應產物是揮發性的。它在低氣壓的真空室中被抽走，從而實現刻蝕。通過選擇和控制放電氣體的成分，可以得到較好的刻蝕選擇性和較高的刻蝕速率，但刻蝕精度不高，一般僅用於大於4～5微米線條的工藝中。
③反應離子刻蝕：這種刻蝕過程同時兼有物理和化學兩種作用。輝光放電在零點幾到幾十帕的低真空下進行。矽片處於陰極電位，放電時的電位大部分降落在陰極附近。大量帶電粒子受垂直於矽片表面的電場加速，垂直入射到矽片表面上,以較大的動量進行物理刻蝕,同時它們還與薄膜表面發生強烈的化學反應，產生化學刻蝕作用。選擇合適的氣體組分，不僅可以獲得理想的刻蝕選擇性和速度，還可以使活性基團的壽命短，這就有效地抑制了因這些基團在薄膜表面附近的擴散所能造成的側向反應，大大提高了刻蝕的各向異性特性。反應離子刻蝕是超大規模集成電路工藝中很有發展前景的一種刻蝕方法。
現代化的干法刻蝕設備包括復雜的機械、電氣和真空裝置，同時配有自動化的刻蝕終點檢測和控制裝置。因此這種工藝的設備投資是昂貴的。

E. 相對於濕法蝕刻，干法蝕刻的最大優點在於什麼

基本工藝要求 理想的刻蝕工藝必須具有以下特點：①各向異性刻蝕，即只有垂直刻蝕，沒有橫向鑽蝕。這樣才能保證精確地在被刻蝕的薄膜上復制出與抗蝕劑上完全一致的幾何圖形；②良好的刻蝕選擇性，即對作為掩模的抗蝕劑和處於其下的另一層薄膜或材料的刻蝕速率都比被刻蝕薄膜的刻蝕速率小得多，以保證刻蝕過程中抗蝕劑掩蔽的有效性，不致發生因為過刻蝕而損壞薄膜下面的其他材料；③加工批量大，控制容易，成本低，對環境污染少，適用於工業生產。
濕法刻蝕 這是傳統的刻蝕方法。把矽片浸泡在一定的化學試劑或試劑溶液中，使沒有被抗蝕劑掩蔽的那一部分薄膜表面與試劑發生化學反應而被除去 例如,用一種含有氫氟酸的溶液刻蝕二氧化硅薄膜，用磷酸刻蝕鋁薄膜等。這種在液態環境中進行刻蝕的工藝稱為「濕法」工藝，其優點是操作簡便、對設備要求低、易於實現大批量生產，並且刻蝕的選擇性也好。但是，化學反應的各向異性較差，橫向鑽蝕使所得的刻蝕剖面呈圓弧形（見圖 ）。這不僅使圖形剖面發生變化，而且當稍有過刻蝕時剖面會產生如圖 中的虛線，致使薄膜上圖形的線寬比原抗蝕劑膜上形成的線寬小2 ,並且 隨過刻蝕時間迅速增大。這使精確控制圖形變得困難。濕法刻蝕的另一問題，是抗蝕劑在溶液中，特別在較高溫度的溶液中易受破壞而使掩蔽失效，因而對於那些只能在這種條件下刻蝕的薄膜必須採用更為復雜的掩蔽方案。
對於採用微米級和亞微米量級線寬的超大規模集成電路，刻蝕方法必須具有較高的各向異性特性，才能保證圖形的精度，但濕法刻蝕不能滿足這一要求。
干法刻蝕 70年代末研究出一系列所謂干法刻蝕工藝。干法刻蝕有離子銑刻蝕、等離子刻蝕和反應離子刻蝕三種主要方法。
① 離子銑刻蝕：低氣壓下惰性氣體輝光放電所產生的離子加速後入射到薄膜表面，裸露的薄膜被濺射而除去。由於刻蝕是純物理作用，各向異性程度很高，可以得到解析度優於 1微米的線條。這種方法已在磁泡存儲器、表面波器件和集成光學器件等製造中得到應用。但是，這種方法的刻蝕選擇性極差，須採用專門的刻蝕終點監測技術，而且刻蝕速率也較低。
② 等離子刻蝕：利用氣壓為10～1000帕的特定氣體（或混合氣體）的輝光放電，產生能與薄膜發生離子化學反應的分子或分子基團，生成的反應產物是揮發性的。它在低氣壓的真空室中被抽走，從而實現刻蝕。通過選擇和控制放電氣體的成分，可以得到較好的刻蝕選擇性和較高的刻蝕速率，但刻蝕精度不高，一般僅用於大於4～5微米線條的工藝中。
③ 反應離子刻蝕：這種刻蝕過程同時兼有物理和化學兩種作用。輝光放電在零點幾到幾十帕的低真空下進行。矽片處於陰極電位，放電時的電位大部分降落在陰極附近。大量帶電粒子受垂直於矽片表面的電場加速，垂直入射到矽片表面上,以較大的動量進行物理刻蝕,同時它們還與薄膜表面發生強烈的化學反應，產生化學刻蝕作用。選擇合適的氣體組分，不僅可以獲得理想的刻蝕選擇性和速度，還可以使活性基團的壽命短，這就有效地抑制了因這些基團在薄膜表面附近的擴散所能造成的側向反應，大大提高了刻蝕的各向異性特性。反應離子刻蝕是超大規模集成電路工藝中很有發展前景的一種刻蝕方法。
現代化的干法刻蝕設備包括復雜的機械、電氣和真空裝置，同時配有自動化的刻蝕終點檢測和控制裝置。因此這種工藝的設備投資是昂貴的。

F. 集成電路是怎樣製造出來

微電子技術涉及的行業很多,包括化工、光電技術、半導體材料、精密設備製造、軟體等,其中又以集成電路技術為核心,包括集成電路的設計、製造.集成電路(IC)常用基本概念有:

晶圓,多指單晶硅圓片,由普通硅沙拉制提煉而成,是最常用的半導體材料,按其直徑分為4英寸、5英寸、6英寸、8英寸等規格,近來發展出12英寸甚至更大規格.晶圓越大,同一圓片上可生產的IC就多,可降低成本;但要求材料技術和生產技術更高.

前、後工序:IC製造過程中, 晶圓光刻的工藝(即所謂流片),被稱為前工序,這是IC製造的最要害技術;晶圓流片後,其切割、封裝等工序被稱為後工序.

光刻:IC生產的主要工藝手段,指用光技術在晶圓上刻蝕電路.

線寬:4微米/1微米/0.6微未/0.35微米/035微米等,是指IC生產工藝可達到的最小導線寬度,是IC工藝先進水平的主要指標.線寬越小,集成度就高,在同一面積上就集成更多電路單元.

封裝:指把矽片上的電路管腳,用導線接引到外部接頭處,以便與其它器件連接.

存儲器:專門用於保存數據信息的IC.

邏輯電路:以二進制為原理的數字電路。

1.集成電路
隨著電子技術的發展及各種電器的普及，集成電路的應用越來越廣，大到飛入太空的"神州五號"，小到我們身邊的電子手錶，裡面都有我們下面將要說到的集成電路。
我們將各種電子元器件以相互聯系的狀態集成到半導體材料（主要是硅）或者絕緣體材料薄層片子上，再用一個管殼將其封裝起來，構成一個完整的、具有一定功能的電路或系統。這種有一定功能的電路或系統就是集成電路了。就像人體由不同器官組成，各個器官各司其能而又相輔相成，少掉任何一部分都不能完整地工作一樣。任何一個集成電路要工作就必須具有接收信號的輸入埠、發送信號的輸出埠以及對信號進行處理的控制電路。輸入、輸出（I/O）埠簡單的說就是我們經常看到的插口或者插頭，而控制電路是看不到的，這是集成電路製造廠在凈化間里製造出來的。
如果將集成電路按集成度高低分類，可以分為小規模（SSI）、中規模（MSI）、大規模（LSI）和超大規模（VLSI）。近年來出現的特大規模集成電路（UISI），以小於1um為最小的設計尺寸，這樣將在每個片子上有一千萬到一億個元件。

2.系統晶元（SOC）
不知道大家有沒有看過美國大片《終結者》，在看電影的時候，有沒有想過，機器人為什麼能夠像人一樣分析各種問題，作出各種動作，好像他也有大腦，也有記憶一樣。其實他裡面就是有個系統晶元（SOC）在工作。當然，那個是科幻片，科技還沒有發展到那個水平。但是SOC已成為集成電路設計學領域里的一大熱點。在不久的未來，它就可以像"終結者"一樣進行工作了。
系統晶元是採用低於0.6um工藝尺寸的電路，包含一個或者多個微處理器（大腦），並且有相當容量的存儲器（用來記憶），在一塊晶元上實現多種電路，能夠自主地工作，這里的多種電路就是對信號進行操作的各種電路，就像我們的手、腳，各有各的功能。這種集成電路可以重復使用原來就已經設計好的功能復雜的電路模塊，這就給設計者節省了大量時間。
SOC技術被廣泛認同的根本原因，並不在於它擁有什麼非常特別的功能，而在於它可以在較短的時間內被設計出來。SOC的主要價值是可以有效地降低電子信息系統產品的開發成本，縮短產品的上市周期，增強產品的市場競爭力。

3.集成電路設計
對於"設計"這個詞，大家肯定不會感到陌生。在修建三峽水電站之前，我們首先要根據地理位置、水流緩急等情況把它在電腦上設計出來。製造集成電路同樣也要根據所需要電路的功能把它在電腦上設計出來。
集成電路設計簡單的說就是設計硬體電路。我們在做任何事情之前都會仔細地思考究竟怎麼樣才能更好地完成這件事以達到我們預期的目的。我們需要一個安排、一個思路。設計集成電路時，設計者首先根據對電路性能和功能的要求提出設計構思。然後將這樣一個構思逐步細化，利用電子設計自動化軟體實現具有這些性能和功能的集成電路。假如我們現在需要一個火警電路，當室內的溫度高於50℃就報警。設計者將按照我們的要求構思，在計算機上利用軟體完成設計版圖並模擬測試。如果模擬測試成功，就可以說已經實現了我們所要的電路。
集成電路設計一般可分為層次化設計和結構化設計。層次化設計就是把復雜的系統簡化，分為一層一層的，這樣有利於發現並糾正錯誤；結構化設計則是把復雜的系統分為可操作的幾個部分，允許一個設計者只設計其中一部分或更多，這樣其他設計者就可以利用他已經設計好的部分，達到資源共享。

4.矽片製造
我們知道許多電器中都有一些薄片，這些薄片在電器中發揮著重要的作用，它們都是以矽片為原材料製造出來的。矽片製造為晶元的生產提供了所需的矽片。那麼矽片又是怎樣製造出來的呢？
矽片是從大塊的硅晶體上切割下來的，而這些大塊的硅晶體是由普通硅沙拉制提煉而成的。可能我們有這樣的經歷，塊糖在溫度高的時候就會熔化，要是粘到手上就會拉出一條細絲，而當細絲拉到離那顆糖較遠的地方時就會變硬。其實我們這兒製造矽片，首先就是利用這個原理，將普通的硅熔化，拉制出大塊的硅晶體。然後將頭部和尾部切掉，再用機械對其進行修整至合適直徑。這時看到的就是有合適直徑和一定長度的"硅棒"。再把"硅棒"切成一片一片薄薄的圓片，圓片每一處的厚度必須是近似相等的，這是矽片製造中比較關鍵的工作。最後再通過腐蝕去除切割時殘留的損傷。這時候一片片完美的硅圓片就製造出來了。

5.硅單晶圓片
我們製造一個晶元，需要先將普通的硅製造成硅單晶圓片，然後再通過一系列工藝步驟將硅單晶圓片製造成晶元。下面我們就來看一下什麼是硅單晶圓片。
從材料上看，硅單晶圓片的主要材料是硅，而且是單晶硅；從形狀上看，它是圓形片狀的。硅單晶圓片是最常用的半導體材料，它是硅到晶元製造過程中的一個狀態，是為了晶元生產而製造出來的集成電路原材料。它是在超凈化間里通過各種工藝流程製造出來的圓形薄片，這樣的薄片必須兩面近似平行且足夠平整。硅單晶圓片越大,同一圓片上生產的集成電路就越多,這樣既可降低成本，又能提高成品率，但材料技術和生產技術要求會更高。
如果按直徑分類，硅單晶圓片可以分為4英寸、5英寸、6英寸、8英寸等規格,近來又發展出12英寸甚至更大規格。最近國內最大的硅單晶圓片製造廠——中芯國際就准備在北京建設一條12英寸的晶圓生長線。

6.晶元製造
隨著科學技術的飛速發展，晶元的性能越來越高，而體積卻越來越小。我們在使用各種電子產品時無不嘆服現代科技所創造的奇跡。而這樣的奇跡，你知道是怎樣被創造出來的嗎？
晶元是用地球上最普遍的元素硅製造出來的。地球上呈礦石形態的砂子，在對它進行極不尋常的加工轉變之後，這種簡單的元素就變成了用來製作集成電路晶元的矽片。
我們把電腦上設計出來的電路圖用光照到金屬薄膜上，製造出掩膜。就象燈光從門縫透過來，在地上形成光條，若光和金屬薄膜能起作用而使金屬薄膜在光照到的地方形成孔，那就在其表面有電路的地方形成了孔，這樣就製作好了掩膜。我們再把剛製作好的掩膜蓋在矽片上，當光通過掩膜照射，電路圖就"印製"在硅晶片上。如果我們按照電路圖使應該導電的地方連通，應該絕緣的地方斷開，這樣我們就在矽片上形成了所需要的電路。我們需要多個掩膜，形成上下多層連通的電路，那麼就將原來的矽片製造成了晶元。所以我們說矽片是晶元製造的原材料，矽片製造是為晶元製造准備的。

7.EMS
提起EMS，大家可能會想到郵政特快專遞，但我們集成電路產業裡面所說的EMS是指沒有自己的品牌產品，專門替品牌廠商生產的電子合約製造商，也稱電子製造服務企業。那麼就讓我們來看一下電子合約製造商到底是干什麼的。
所謂電子合約製造商，就是把別人的定單拿過來，替別人加工生產，就像是我們請鍾點工回來打掃衛生、做飯一樣，他們必須按照我們的要求來做事。EMS在各個方面，各個環節都有優勢，從采購到生產、銷售甚至在設計方面都具有自己的特色。因而它成了專門為品牌廠商生產商品的企業。EMS的優勢在於它的製造成本低，反應速度快，有自己一定的設計能力和強大的物流渠道。
最近，一些國際知名的EMS電子製造商正在將他們的製造基地向中國全面轉移。他們的到來當然會沖擊國內做製造的企業。但是對其他企業來說可能就是個好消息，因為這些EMS必須要依靠本地的供應商提供零部件。

8.流片
在觀看了電影《摩登時代》後，我們可能經常想起卓別林鈕螺絲的那個鏡頭。大家知道影片中那種流水線一樣的生產就是生產線。只是隨著科學技術的發展，在現在的生產線上卓別林所演的角色已經被機器取代了。我們像流水線一樣通過一系列工藝步驟製造晶元，這就是流片。
在晶元製造過程中一般有兩段時間可以叫做流片。在大規模生產晶元時，那流水線一樣地生產就是其中之一。大家可能很早就已經知道了這個過程叫流片，但下面這種情況就不能盡說其詳了。我們在搞設計的時候發現某個地方可以進行修改以取得更好的效果，但又怕這樣的修改會給晶元帶來意想不到的後果，如果根據這樣一個有問題的設計大規模地製造晶元，那麼損失就會很大。所以為了測試集成電路設計是否成功，必須進行流片，即從一個電路圖到一塊晶元，檢驗每一個工藝步驟是否可行，檢驗電路是否具備我們所要的性能和功能。如果流片成功，就可以大規模地製造晶元；反之，我們就需要找出其中的原因，並進行相應的優化設計。

9.多項目晶圓（MPW）
隨著製造工藝水平的提高，在生產線上製造晶元的費用不斷上漲，一次0.6微米工藝的生產費用就要20-30萬元，而一次0.35微米工藝的生產費用則需要60-80萬元。如果設計中存在問題，那麼製造出來的所有晶元將全部報廢。為了降低成本，我們採用了多項目晶圓。
所謂多項目晶圓(簡稱MPW)，就是將多種具有相同工藝的集成電路設計放在同一個硅圓片上、在同一生產線上生產，生產出來後，每個設計項目可以得到數十片晶元樣品，這一數量足夠用於設計開發階段的實驗、測試。而實驗費用就由所有參加多項目晶圓的項目按照各自所佔的晶元面積分攤，極大地降低了實驗成本。這就很象我們都想吃巧克力，但是我們沒有必要每個人都去買一盒，可以只買來一盒分著吃，然後按照各人吃了多少付錢。
多項目晶圓提高了設計效率，降低了開發成本，為設計人員提供了實踐機會，並促進了集成電路設計成果轉化，對IC設計人才的培訓，及新產品的開發研製均有相當的促進作用。

10.晶圓代工
我們知道中芯國際是中國大陸知名的IT企業，可能也聽說了這樣一個消息，就是"台積電"將要來大陸投資建廠。他們所從事的工作都是晶圓代工。那現在讓我們來了解一下什麼是晶圓代工。
我們是熟悉加工坊的，它使用各種設備把客戶送過去需要加工的小麥、水稻加工成為需要的麵粉、大米等。這樣就沒有必要每個需要加工糧食的人都來建造加工坊。我們現在的晶圓代工廠就像是一個加工坊。晶圓代工就是向專業的集成電路設計公司或電子廠商提供專門的製造服務。這種經營模式使得集成電路設計公司不需要自己承擔造價昂貴的廠房，就能生產。這就意味著，台積電等晶圓代工商將龐大的建廠風險分攤到廣大的客戶群以及多樣化的產品上，從而集中開發更先進的製造流程。
隨著半導體技術的發展，晶圓代工所需投資也越來越大，現在最普遍採用的8英寸生產線，投資建成一條就需要10億美元。盡管如此，很多晶圓代工廠還是投進去很多資金、采購了很多設備。這足以說明晶圓代工將在不久的未來取得很大發展，佔全球半導體產業的比重也將與日俱增。

11.SMT
我們經常會看到電器里有塊板子，上面有很多電子器件。要是有機會看到板子的背面，你將看到正面器件的"腳"都通過板子上的孔到背面來了。現在出現了一種新興技術，比我們剛才說的穿孔技術有更多優點。
SMT 即表面貼裝技術，是電子組裝業中的一個新秀。隨著電子產品的小型化，占面積太大的穿孔技術將不再適合，只能採用表面貼裝技術。它不需要在板上穿孔，而是直接貼在正面。當然器件的"腳"就得短一點，細一點。SMT使電子組裝變得越來越快速和簡單，使電子產品的更新換代速度越來越快，價格也越來越低。這樣廠方就會更樂意採用這種技術以低成本高產量生產出優質產品以滿足顧客需求和加強市場競爭力。
SMT的組裝密度高、電子產品體積和重量只有原來的十分之一左右。一般採用SMT技術後，電子產品的可靠性高，抗振能力強。而且SMT易於實現自動化，能夠提高生產效率，降低成本，這樣就節省了大量的能源、設備、人力和時間。

12.晶元封裝
我們在走進商場的時候，就會發現裡面幾乎每個商品都被包裝過。那麼我們即將說到的封裝和包裝有什麼區別呢？
封裝就是安裝半導體集成電路晶元用的外殼。因為晶元必須與外界隔離，以防止空氣中的雜質對晶元電路的腐蝕而造成電路性能下降，所以封裝是至關重要的。封裝後的晶元也更便於安裝和運輸。封裝的這些作用和包裝是基本相似的，但它又有獨特之處。封裝不僅起著安放、固定、密封、保護晶元和增強電路性能的作用，而且還是溝通晶元內部世界與外部電路的橋梁--晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印製板上的導線與其他器件建立連接。因此，封裝對 CPU和其他大規模集成電路都起著重要的作用。隨著CPU和其他大規模電路的進步，集成電路的封裝形式也將有相應的發展。
晶元的封裝技術已經歷了好幾代的變遷，技術指標一代比一代先進，晶元面積與封裝面積之比（衡量封裝技術水平的主要指標）越來越接近於1，適用頻率越來越高，耐溫性能也越來越好。它還具有重量小，可靠性高，使用方便等優點。

13.晶元測試
為了能在當今激烈的市場競爭中立於不敗之地，電子產品的生產廠家就必需確保產品質量。而為了保證產品質量，在生產過程中就需要採用各類測試技術進行檢測，以及時發現缺陷和故障並進行修復。
我們在使用某個晶元的時候，經常發現這樣的現象，就是晶元的其中幾個引腳沒有用到。我們甚至還會以為這樣子使用這個晶元是用錯了。其實這幾個引腳是用來測試用的。在晶元被製造出來之後，還要由晶元測試工程師對晶元進行測試，看這些生產出來的晶元的性能是否符合要求、晶元的功能是否能夠實現。實際上，我們這種測試方法只是接觸式測試，晶元測試技術中還有非接觸式測試。
隨著線路板上元器件組裝密度的提高，傳統的電路接觸式測試受到了極大的限制，而非接觸式測試的應用越來越普遍。所謂非接觸測試，主要就是利用光這種物質對製造過程中或者已經製造出來的晶元進行測試。這就好像一個人覺得腿痛，他就去醫院進行一個X光透視，看看腿是不是出現骨折或者其他問題。這種方法不會收到元器件密度的影響，能夠以很快的測試速度找出缺陷。
14.覆晶封裝技術
我們都知道鳥籠是用竹棒把上下兩塊木板撐出一個空間，鳥就生活在這裡面。我們將要說到的覆晶封裝和鳥籠是有相似之處的。下面我們就來看一下什麼是覆晶封裝技術。
我們通常把晶片經過一系列工藝後形成了電路結構的一面稱作晶片的正面。原先的封裝技術是在襯底之上的晶片的正面是一直朝上的，而覆晶技術是將晶片的正面反過來，在晶片（看作上面那塊板）和襯底（看作下面那塊板）之間及電路的外圍使用凸塊（看作竹棒）連接，也就是說，由晶片、襯底、凸塊形成了一個空間，而電路結構（看作鳥）就在這個空間裡面。這樣封裝出來的晶元具有體積小、性能高、連線短等優點。
隨著半導體業的迅速發展，覆晶封裝技術勢必成為封裝業的主流。典型的覆晶封裝結構是由凸塊下面的冶金層、焊點、金屬墊層所構成，因此冶金層在元件作用時的消耗將嚴重影響到整個結構的可靠度和元件的使用壽命。

15.凸塊製程
我們小時候經常玩橡皮泥，可能還這樣子玩過，就是先把橡皮泥捏成一個頭狀，再在上面加上眼睛、鼻子、耳朵等。而我們長凸塊就和剛剛說到的"長"眼睛、鼻子、耳朵差不多了。
晶圓製造完成後，在晶圓上進行長凸塊製程。在晶圓上生長凸塊後，我們所看到的就像是一個平底鍋，鍋的邊沿就是凸塊，而中間部分就是用來形成電路結構的。按凸塊的結構分，可以把它分為本體和球下冶金層（UBM）兩個部分。
就目前晶圓凸塊製程而言，可分為印刷技術和電鍍技術，兩種技術各擅勝場。就電鍍技術而言，其優勢是能提供更好的線寬和凸塊平面度，可提供較大的晶元面積，同時電鍍凸塊技術適合高鉛製程的特性，可更大幅度地提高晶元的可靠度，增加晶元的強度與運作效能。而印刷技術的製作成本低廉較具有彈性，適用於大量和小量的生產，但是製程式控制制不易，使得這種方法較少運用於生產凸塊間距小於150μm的產品。

16.晶圓級封裝
在一些古董展覽會上，我們經常會看到這樣的情形，即用一隻玻璃罩罩在古董上。為了空氣不腐蝕古董，還會採用一些方法使玻璃罩和下面的座墊之間密封。下面我們借用這個例子來理解晶圓級封裝。
晶圓級封裝(WLP)就是在其上已經有某些電路微結構（好比古董）的晶片（好比座墊）與另一塊經腐蝕帶有空腔的晶片（好比玻璃罩）用化學鍵結合在一起。在這些電路微結構體的上面就形成了一個帶有密閉空腔的保護體（硅帽），可以避免器件在以後的工藝步驟中遭到損壞，也保證了晶片的清潔和結構體免受污染。這種方法使得微結構體處於真空或惰性氣體環境中，因而能夠提高器件的品質。
隨著IC晶元的功能與高度集成的需求越來越大，目前半導體封裝產業正向晶圓級封裝方向發展。它是一種常用的提高矽片集成度的方法，具有降低測試和封裝成本，降低引線電感，提高電容特性，改良散熱通道，降低貼裝高度等優點。

17.晶圓位階的晶元級封裝技術
半導體封裝技術在過去二十年間取得了長足的發展，預計在今後二十年裡還會出現更加積極的增長和新一輪的技術進步。晶圓位階的晶元級封裝技術是最近出現的有很大積極意義的封裝技術。
我們把晶元原來面積與封裝後面積之比接近1：1的理想情況的封裝就叫做晶元級封裝。就像我們吃桔子，總希望它的皮殼薄點。晶圓位階的晶元級封裝技術就是晶圓位階處理的晶元級封裝技術。它可以有效地提高硅的集成度。晶圓位階處理就是在晶圓製造出來後，直接在晶圓上就進行各種處理，使相同面積的晶圓可以容納更多的經晶元級封裝的晶元，從而提高硅的集成度。同理，假如我們讓人站到一間屋子裡去，如果在冬天可能只能站十個人，而在夏天衣服穿少了，那就可以站十一或者十二個人。
晶圓位階的晶元級封裝製程將在今後的幾年裡以很快的速度成長，這將會在手機等手提電子設備上體現出來。我們以後的手機肯定會有更多的功能，比如可以看電視等，但是它們可能比我們現在使用的更小，那就用到了晶圓位階的晶元級封裝技術。

資料來源：COB邦定技術(http://www.bonding-cob.com/index.asp)

G. 電腦的cpu是怎麼製作的

1、硅提純

生產CPU等晶元的材料是半導體，主要的材料為硅Si，在硅提純的過程中，原材料硅將被熔化，並放進一個巨大的石英熔爐。這時向熔爐里放入一顆晶種，以便硅晶體圍著這顆晶種生長，直到形成一個幾近完美的單晶硅。

2、切割晶圓

硅錠造出來了，並被整型成一個完美的圓柱體，接下來將被切割成片狀，稱為晶圓。晶圓才被真正用於CPU的製造。

切割晶圓用機器從單晶硅棒上切割下一片事先確定規格的硅晶片，並將其劃分成多個細小的區域，每個區域都將成為一個CPU的內核(Die)。一般來說，晶圓切得越薄，相同量的硅材料能夠製造的CPU成品就越多。

3、影印（Photolithography）

在經過熱處理得到的硅氧化物層上面塗敷一種光阻(Photoresist)物質，紫外線通過印製著CPU復雜電路結構圖樣的模板照射硅基片，被紫外線照射的地方光阻物質溶解。

而為了避免讓不需要被曝光的區域也受到光的干擾，必須製作遮罩來遮蔽這些區域。這是個相當復雜的過程，每一個遮罩的復雜程度得用10GB數據來描述。

4、蝕刻(Etching)

蝕刻使用的波長很短的紫外光並配合很大的鏡頭。短波長的光將透過這些石英遮罩的孔照在光敏抗蝕膜上，使之曝光。接下來停止光照並移除遮罩，使用特定的化學溶液清洗掉被曝光的光敏抗蝕膜，以及在下面緊貼著抗蝕膜的一層硅。

然後，曝光的硅將被原子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區域的導電狀態，以製造出N井或P井，結合上面製造的基片，CPU的門電路就完成了。

5、重復、分層

為加工新的一層電路，再次生長硅氧化物，然後沉積一層多晶硅，塗敷光阻物質，重復影印、蝕刻過程，得到含多晶硅和硅氧化物的溝槽結構。重復多遍，形成一個3D的結構，這才是最終的CPU的核心。每幾層中間都要填上金屬作為導體。

Intel的Pentium 4處理器有7層，而AMD的Athlon 64則達到了9層。層數決定於設計時CPU的布局，以及通過的電流大小。

6、封裝

這時的CPU為一塊塊晶圓，它還不能直接被用戶使用，必須將它封入一個陶瓷的或塑料的封殼中，這樣它就可以很容易地裝在一塊電路板上了。封裝結構各有不同，但越高級的CPU封裝也越復雜，新的封裝往往能帶來晶元電氣性能和穩定性的提升，並能間接地為主頻的提升提供堅實可靠的基礎。

7、多次測試

測試為一個CPU製造的重要環節，也是一塊CPU出廠前必要的考驗。這一步將測試晶圓的電氣性能，以檢查是否出了什麼差錯，以及這些差錯出現在哪個步驟（如果可能的話）。接下來，晶圓上的每個CPU核心都將被分開測試。

由於SRAM（靜態隨機存儲器，CPU中緩存的基本組成）結構復雜、密度高，所以緩存是CPU中容易出問題的部分，對緩存的測試也是CPU測試中的重要部分。

每塊CPU將被進行完全測試，以檢驗其全部功能。某些CPU能夠在較高的頻率下運行，所以被標上了較高的頻率；而有些CPU因為種種原因運行頻率較低，所以被標上了較低的頻率。

最後，個別CPU可能存在某些功能上的缺陷，如果問題出在緩存上，製造商仍然可以屏蔽掉它的部分緩存，這意味著這塊CPU依然能夠出售，只是它可能是Celeron等低端產品。

當CPU被放進包裝盒之前，一般還要進行最後一次測試，以確保之前的工作準確無誤。根據前面確定的最高運行頻率和緩存的不同，它們被放進不同的包裝，銷往世界各地。

(7)存儲器刻蝕擴展閱讀

CPU控制技術的主要形式

1、選擇控制。集中處理模式的操作，是建立在具體程序指令的基礎上實施，以此滿足計算機使用者的需求，CPU 在操作過程中可以根據實際情況進行選擇，滿足用戶的數據流程需求。 指令控制技術發揮的重要作用。根據用戶的需求來擬定運算方式，使數據指令動作的有序制定得到良好維持。

CPU在執行當中，程序各指令的實施是按照順利完成，只有使其遵循一定順序，才能保證計算機使用效果。CPU 主要是展開數據集自動化處理，其 是實現集中控制的關鍵，其核心就是指令控制操作。

2、插入控制。CPU 對於操作控制信號的產生，主要是通過指令的功能來實現的，通過將指令發給相應部件，達到控制這些部件的目的。實現一條指令功能，主要是通過計算機中的部件執行一序列的操作來完成。較多的小控制元件是構建集中處理模式的關鍵，目的是為了更好的完成CPU數據處理操作。

3、時間控制。將時間定時應用於各種操作中，就是所謂的時間控制。在執行某一指令時，應當在規定的時間內完成，CPU的指令是從高速緩沖存儲器或存儲器中取出，之後再進行指令解碼操作，主要是在指令寄存器中實施，在這個過程中，需要注意嚴格控製程序時間。