存儲器8位晶元

『壹』 存儲器容量為4K8位需要2K4位晶元多少片所需片內地址線和片選地址線多少根

存儲器容量為4K8位需要2K4位晶元4片，所需片內地址線11根和片選地址線1根，但根據使用的MCU不同片選信號存在差異。分析如下：

對存儲器晶元進行字拓展，即4/2=2

對存儲器晶元進行位拓展，即8/4=2

故需要4片（2*2）RAM；此外需要1片74LS138。

存儲器的地址范圍：為2K，由2^11=2048=2K

故此處需要11根片內地址線，片選地址線只需要一根，通過反相器分成兩組，控制兩組（兩片RAM為一組）RAM的片選信號。接線原理圖如下圖：

(1)存儲器8位晶元擴展閱讀

1.存儲器容量的擴展

總片數=總容量/(容量/片)

（1）位擴展

只在位數方向擴展(加大字長)，而晶元的字數和存儲器的字數是一致的。即bit前面不一樣，K前面保持一樣。

（2）字擴展

僅在字數方向擴展，而位數不變。即K前面不一樣，bit前面保持一樣。

（3）字和位同時擴展

綜合位擴展和字擴展。

2.存儲器地址解碼方法

（1）線選法

用高位地址直接作為晶元的片選信號，每一根地址選通一塊晶元(無位擴展情況)。

（2）全解碼法

除了將地址匯流排的低位地址直接與晶元的地址線相連之外，其餘高位地址全部接入解碼器，由解碼器的輸出作為各晶元的片選信號。

『貳』 5.由於存儲器晶元是8位的。所以在8086系統中，需要幾個存儲體構成存儲系統 跪求！！！！

8086是上世紀七十年代末面世的單片機，是16位的微處理晶元，需要8個8位的存儲器構成存儲系統。

『叄』 存儲器晶元,為什麼用32Kx8位來說明容量,不直接用32KB

1.存儲晶元容量與晶元數據線、地址線根數都有關系！
2.若晶元數據線8根，即每個存儲單元容量1B，則32KB容量，需要32K存儲單元，對應地址線要15根。
3.若晶元數據線16根，即每個存儲單元容量2B，則32KB容量，需要16K存儲單元，對應地址線要14根。
4.存儲容量=2的N次方*M/8
N：地址線根數
M：數據線根數

『肆』 某存儲晶元容量為128Kx8位，設該晶元在存儲器中首地址為0A00H，則末地址為

所謂的128K，其實是 2^17=131072=20000h；
那麼首地址為 a00h，則末地址為 20000+a00-1=209ff (h)；

『伍』 選用2M*8位的存儲晶元組成一個16M*8位的存儲器,該存儲器所需的地址碼位數最少

你需要8片來組成，一般來說需要24根地址線才能表示16m的地址，但是如果系統是32位的話，一次就能訪問4個bytes
,這樣的話，22根就夠了。

『陸』 用16K×8位的DRAM晶元構成64K ×32位存儲器

存儲總容量為64KB，故地址匯流排需16 位。現使用16K*8 位DRAM 晶元，共需16 片。晶元本身地址線佔14 位，所以採用位並聯與地址串聯相結合的方法來組成整個存儲器，其中使用一片2：4 解碼器。

根據已知條件，CPU 在1us 內至少訪存一次，而整個存儲器的平均讀/寫周期為0.5us，如果採用集中刷新，有64us 的死時間，字擴展有串聯 位擴展有並聯，要4*4=16個DRAM晶元。

工作原理

存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。

主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。

以上內容參考：網路-存儲器

『柒』 有一個4K×8位的存儲器,由1K×8位的SRAM晶元構成,問: (1)1K×8位的SRAM晶元有

1K×8指的是它有1K的地址空間，需10根地址線，8是它的數據線是8 位，現擴展後是4K×8，數據線寬度不變，晶元就 要變成4個，每個晶元的10根地址線44並聯。另外需要4根（線選法）或2根（解碼法）地址線來控制這4個晶元的片選，防止4個晶元相互干擾。

『捌』 連接到64000H～6FFFF地址范圍上的存儲器用8K×8位晶元構成,該晶元需要( )片.

6FFFF到64000地址范圍為C000=48k，如果匯流排為8位的系統話，就是48/8=6片了

『玖』 某DRAM晶元，其存儲容量為512K×8位，該晶元的地址線和數據線的數目是

晶元有10條地址線和8條數據線。

由於DRAM晶元的存儲容量為512K×8位，其數據存儲的最小單位為8位，即1位元組。因此，數據線總共需要8位，即8條數據線，通常為D（0）～D（7）。

同時，可以知道內存的512K位，從2＾19＝524，288＝512K，所以我們可以用19個地址的順序來表示DRAM的地址。

然而，DRAM的內部存儲單元大多採用行和行結構，即在時分復用中，地址線傳輸行和行信號，因此地址線的數量應該減少到10個地址線。地址值是冗餘的。

DRAN的內部存儲單元結構如下圖所示：

(9)存儲器8位晶元擴展閱讀：

DRAM（動態隨機存取存儲器），即動態隨機存取存儲器。數據只能保存很短的時間。為了保存數據，DRAM使用電容存儲，因此必須定期刷新數據，如果存儲單元沒有刷新，那麼存儲的信息就會丟失。（關機時會丟失數據）

DRAM的存儲結構採用二維矩陣結構，將DRAM的地址數據讀入兩部分：行地址數據和列地址數據。

DRAM的結構和列地址行分時工作大大提高了DRAM地址行的利用率和DRAM的集成度，大大減少了DRAM引腳的數量。