電腦緩沖存儲器原理

❶ 高速緩沖存儲器的工作原理是什麼

高速緩存內存標識位於主內存中的重復指令和數據，並將其復制到其內存中。CPU不再為相同的指令和數據重復訪問較慢的主內存，而是訪問更快的緩存。

緩存有時稱為CPU內存，通常運行在高性能的SRAM內存模塊上。CPU可以訪問更快的緩存內存來運行性能敏感的操作。高速緩存內存通常集成在主板下，或者在不同的晶元上，通過匯流排與CPU互連。

(1)電腦緩沖存儲器原理擴展閱讀

Cache 技術所依賴的原理是」程序執行與數據訪問的局部性原理「，這種局部性表現在兩個方面：

時間局部性：如果程序中的某條指令一旦執行，不久以後該指令可能再次執行，如果某數據被訪問過，不久以後該數據可能再次被訪問。

空間局部性：一旦程序訪問了某個存儲單元，在不久之後，其附近的存儲單元也將被訪問，即程序在一段時間內所訪問的地址，可能集中在一定的范圍之內，這是因為指令或數據通常是順序存放的。

時間局部性是通過將近來使用的指令和數據保存到Cache中實現。空間局部性通常是使用較大的高速緩存，並將 預取機制 集成到高速緩存控制邏輯中來實現。

❷ 計算機中存儲器Cache的基本原理是什麼虛擬內存的工作原理又是什麼

其實網路里也有~
Cache其有三部分：
Cache存儲體：存放由主存調入的指令與數據塊。
地址轉換部件：建立目錄表以實現主存地址到緩存地址的轉換。
替換部件：在緩存已滿時按一定策略進行數據塊替換，並修改地址轉換部件。

虛擬內存：
別稱虛擬存儲器（Virtual Memory）。電腦中所運行的程序均需經由內存執行，若執行的程序很大或很多，則會導致內存消耗殆盡。為解決該問題，Windows中運用了虛擬內存技術，即勻出一部分硬碟空間來充當內存使用。當內存耗盡時，電腦就會自動調用硬碟來充當內存，以緩解內存的緊張。若計算機缺乏運行程序或操作所需的隨機存儲器 (RAM)，則 Windows 會用之進行補償。它將計算機的RAM和硬碟上的臨時空間組合。當RAM運行速率緩慢時，它便將數據從RAM移動到稱為「分頁文件」的空間中。將數據移入與移出分頁文件可釋放RAM，以便完成工作。 一般而言，計算機的RAM越多，程序運行得越快。若計算機的速率由於RAM可用空間匱乏而減緩，則可嘗試借增加虛擬內存來進行補償。但是，計算機從RAM讀取數據的速率要比從硬碟讀取數據的速率快，因而擴增RAM容量（可加內存條）是最佳選擇。

參考：http://ke..com/view/44274.htm
http://ke..com/view/976.htm

❸ 使用cache可以提高計算機的運行速度，是什麼原因

現在計算機系統中都採用高速
dram（動態ram）晶元作為主存儲器。早期的
cpu
速度比較慢，cpu與內存間的數據交換過程中，cpu處於等待狀態的情況很多。以早期的8mhz的286為例，其時鍾周期為125ns，而dram的存取時間一般為60~100ns。因此cpu與主存交換數據無須等待，這種情況稱為零等待狀態。所以cpu與內存直接打交道是完全不影響速度的。可是近年來cpu的時鍾頻率的發展速度遠遠超過了dram讀寫速度的進展。在短短幾年內，cpu的時鍾周期從100ns加速到幾個ns，而dram經歷了fpm，edo，sdram幾個發展階段，速度只不過從幾十ns提高到10ns左右，dram和cpu之間的速度差，使得cpu在存儲器讀寫匯流排周期中必須插入等待周期；由於cpu與內存的頻繁交換數據，這極大地影響了整個系統的性能。這使得存儲器的存取速度已成為整個系統的瓶頸。當然，另一種方案是採用高速的靜態
ram（sram）作為主存儲器與cpu匹配，問題是sram結構復雜，不僅體積大而且價格昂貴。因此，除了大力加快dram的存取速度之外，當前解決這個問題的最佳方案是採用cache技術。cache即高速緩沖存儲器，它是位於cpu和dram主存之間的規模小的速度快的存儲器，通常由sram組成。cache的工作原理是保存cpu最常用數據；當cache中保存著cpu要讀寫的數據時，cpu直接訪問cache。由於cache的速度與cpu相當，cpu就能在零等待狀態下迅速地實現數據存取。只有在cache中不含有cpu所需的數據時cpu才去訪問主存。cache在cpu的讀取期間依照優化命中原則淘汰和更新數據，可以把cache看成是主存與cpu
之間的緩沖適配器，藉助於cache，可以高效地完成dram內存和cpu之間的速度匹配。
但是，片內cache容量有限，在cpu內集成大量的sram會極大的降低cpu的成品率，增加cpu的成本。在這種情況下，採取的措施是在cpu晶元片內cache與dram間再加cache，稱為片外二級
cache(secondary
cache)。片外二級cache實際上是cpu與主存之間的真正緩沖。由於主板dram的響應時間遠低於cpu的速度，如果沒有片外二級cache，就不可能達到cpu的理想速度。片外二級
cache的容量通常比片內cache大一個數量級以上。

❹ 電腦的緩存指的是什麼

CPU緩存（Cache
Memory）位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。
緩存是為了解決CPU速度和內存速度的速度差異問題。內存中被CPU訪問最頻繁的數據和指令被復制入CPU中的緩存，這樣CPU就可以不經常到象「蝸牛」一樣慢的內存中去取數據了，CPU只要到緩存中去取就行了，而緩存的速度要比內存快很多。
這里要特別指出的是：
1.因為緩存只是內存中少部分數據的復製品，所以CPU到緩存中尋找數據時，也會出現找不到的情況（因為這些數據沒有從內存復制到緩存中去），這時CPU還是會到內存中去找數據，這樣系統的速度就慢下來了，不過CPU會把這些數據復制到緩存中去，以便下一次不要再到內存中去取。
2.因為隨著時間的變化，被訪問得最頻繁的數據不是一成不變的，也就是說，剛才還不頻繁的數據，此時已經需要被頻繁的訪問，剛才還是最頻繁的數據，現在又不頻繁了，所以說緩存中的數據要經常按照一定的演算法來更換，這樣才能保證緩存中的數據是被訪問最頻繁的。
緩存的工作原理
[編輯本段]
緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。
一級緩存和二級緩存
[編輯本段]
為了分清這兩個概念，我們先了解一下RAM
。RAM和ROM相對的，RAM是掉電以後，其中的信息就消失那一種，ROM在掉電以後信息也不會消失那一種。
RAM又分兩種，一種是靜態RAM，SRAM；一種是動態RAM，DRAM。前者的存儲速度要比後者快得多，我們現在使用的內存一般都是動態RAM。
有的菜鳥就說了，為了增加系統的速度，把緩存擴大不就行了嗎，擴大的越大，緩存的數據越多，系統不就越快了嗎？緩存通常都是靜態RAM，速度是非常的快，
但是靜態RAM集成度低（存儲相同的數據，靜態RAM的體積是動態RAM的6倍），
價格高（同容量的靜態RAM是動態RAM的四倍），
由此可見，擴大靜態RAM作為緩存是一個非常愚蠢的行為，
但是為了提高系統的性能和速度，我們必須要擴大緩存，
這樣就有了一個折中的方法，不擴大原來的靜態RAM緩存，而是增加一些高速動態RAM做為緩存，
這些高速動態RAM速度要比常規動態RAM快，但比原來的靜態RAM緩存慢，
我們把原來的靜態ram緩存叫一級緩存，而把後來增加的動態RAM叫二級緩存。
一級緩存和二級緩存中的內容都是內存中訪問頻率高的數據的復製品（映射），它們的存在都是為了減少高速CPU對慢速內存的訪問。
通常CPU找數據或指令的順序是：先到一級緩存中找，找不到再到二級緩存中找，如果還找不到就只有到內存中找了。
緩存的技術發展
[編輯本段]
最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把
CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（Data
Cache，D-Cache）和指令緩存（Instruction
Cache，I-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium
4處理器時，用新增的一種一級追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲12K條微指令。
隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。
二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB、4MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
現在主流的CPU二級緩存都在2MB左右，其中英特爾公司07年相繼推出了台式機用的4MB、6MB二級緩存的高性能CPU，不過價格也是相對比較高的，對於對配置要求不是太高的朋友，一般的2MB二級緩存的雙核CPU基本也可以滿足日常上網需要了。

❺ 高速緩沖存儲器的工作原理

高速緩沖存儲器通常由高速存儲器、聯想存儲器、替換邏輯電路和相應的控制線路組成。在有高速緩沖存儲器的計算機系統中，中央處理器存取主存儲器的地址劃分為行號、列號和組內地址三個欄位。於是，主存儲器就在邏輯上劃分為若干行；每行劃分為若乾的存儲單元組；每組包含幾個或幾十個字。高速存儲器也相應地劃分為行和列的存儲單元組。二者的列數相同，組的大小也相同，但高速存儲器的行數卻比主存儲器的行數少得多。
聯想存儲器用於地址聯想，有與高速存儲器相同行數和列數的存儲單元。當主存儲器某一列某一行存儲單元組調入高速存儲器同一列某一空著的存儲單元組時，與聯想存儲器對應位置的存儲單元就記錄調入的存儲單元組在主存儲器中的行號。
當中央處理器存取主存儲器時，硬體首先自動對存取地址的列號欄位進行解碼，以便將聯想存儲器該列的全部行號與存取主存儲器地址的行號欄位進行比較：若有相同的，表明要存取的主存儲器單元已在高速存儲器中，稱為命中，硬體就將存取主存儲器的地址映射為高速存儲器的地址並執行存取操作；若都不相同，表明該單元不在高速存儲器中，稱為脫靶，硬體將執行存取主存儲器操作並自動將該單元所在的那一主存儲器單元組調入高速存儲器相同列中空著的存儲單元組中，同時將該組在主存儲器中的行號存入聯想存儲器對應位置的單元內。
當出現脫靶而高速存儲器對應列中沒有空的位置時，便淘汰該列中的某一組以騰出位置存放新調入的組，這稱為替換。確定替換的規則叫替換演算法，常用的替換演算法有:最近最少使用演算法（LRU）、先進先出法（FIFO）和隨機法（RAND）等。替換邏輯電路就是執行這個功能的。另外，當執行寫主存儲器操作時，為保持主存儲器和高速存儲器內容的一致性，對命中和脫靶須分別處理。
主-輔存存儲層次 由於計算機主存容量相對於程序員所需要的容量來說總是太小，程序與數據從輔存調入主存是由程序員自己安排的，程序員必須花費很大精力和時間把大程序預先分成塊，確定好這些程序塊在輔存中的位置和裝入主存的地址，而且還要預先安排好程序運行時各塊如何和何時調入調出，因此存在存儲空間的分配問題。操作系統的形成和發展使得程序員盡可能擺脫主、輔存之間的地址定位，同時形成了支持這些功能的「輔助硬體」，通過軟體、硬體的結合，把主存和輔存統一成了一個整體，如圖所示。這時，由主存、輔存形成了一個存儲層次，即存儲系統。從整體看，其速度接近於主存的速度，其容量則接近於輔存的容量，而每位的平均價格也接近於廉價的慢速的輔存平均價格。這種系統不斷發展和完善，就逐步形成了現在廣泛使用的虛擬存儲系統。在系統中，應用程序員可用機器指令地址碼對整個程序統一編址，如同程序員具有對應這個地址碼寬度的全部虛存空間一樣。該空間可以比主存實際空間大得多，以致可以存得下整個程序。這種指令地址碼稱為虛地址（虛存地址、虛擬地址）或邏輯地址，其對應的存儲容量稱為虛存容量或虛存空間；而把實際主存的地址稱為物理地址、實（存）地址，其對應的存儲容量稱為主存容量、實存容量或實（主）存空間
主-輔存存儲層次 地址映象是指某一數據在內存中的地址與在緩沖中的地址，兩者之間的對應關系。下面介紹三種地址映象的方式。
1.全相聯方式
地址映象規則：主存的任意一塊可以映象到Cache中的任意一塊
(1) 主存與緩存分成相同大小的數據塊。
(2) 主存的某一數據塊可以裝入緩存的任意一塊空間中。如果Cache的塊數為Cb，主存的塊數為Mb，則映象關系共有Cb×Mb種。
目錄表存放在相關（聯）存儲器中，其中包括三部分：數據塊在主存的塊地址、存入緩存後的塊地址、及有效位（也稱裝入位）。由於是全相聯方式，因此，目錄表的容量應當與緩存的塊數相同。
優點：命中率比較高，Cache存儲空間利用率高。
缺點：訪問相關存儲器時，每次都要與全部內容比較，速度低，成本高，因而應用少。
2.直接相聯方式
地址映象規則： 主存儲器中一塊只能映象到Cache的一個特定的塊中。
(1) 主存與緩存分成相同大小的數據塊。
(2) 主存容量應是緩存容量的整數倍，將主存空間按緩存的容量分成區，主存中每一區的塊數與緩存的總塊數相等。
(3) 主存中某區的一塊存入緩存時只能存入緩存中塊號相同的位置。
主存中各區內相同塊號的數據塊都可以分別調入緩存中塊號相同的地址中，但同時只能有一個區的塊存入緩存。由於主、緩存塊號相同，因此，目錄登記時，只記錄調入塊的區號即可。主、緩存塊號及塊內地址兩個欄位完全相同。目錄表存放在高速小容量存儲器中，其中包括二部分：數據塊在主存的區號和有效位。目錄表的容量與緩存的塊數相同。
優點：地址映象方式簡單，數據訪問時，只需檢查區號是否相等即可，因而可以得到比較快的訪問速度，硬體設備簡單。
缺點：替換操作頻繁，命中率比較低。
3.組相聯映象方式
組相聯的映象規則：
(1) 主存和Cache按同樣大小劃分成塊。
(2) 主存和Cache按同樣大小劃分成組。
(3) 主存容量是緩存容量的整數倍，將主存空間按緩沖區的大小分成區，主存中每一區的組數與緩存的組數相同。
(4) 當主存的數據調入緩存時，主存與緩存的組號應相等，也就是各區中的某一塊只能存入緩存的同組號的空間內，但組內各塊地址之間則可以任意存放，即從主存的組到Cache的組之間採用直接映象方式；在兩個對應的組內部採用全相聯映象方式。
主存地址與緩存地址的轉換有兩部分，組地址是按直接映象方式，按地址進行訪問，而塊地址是採用全相聯方式，按內容訪問。組相聯的地址轉換部件也是採用相關存儲器實現。
優點：塊的沖突概率比較低，塊的利用率大幅度提高，塊失效率明顯降低。
缺點：實現難度和造價要比直接映象方式高。 1. 根據程序局部性規律可知：程序在運行中，總是頻繁地使用那些最近被使用過的指令和數據。這就提供了替換策略的理論依據。綜合命中率、實現的難易及速度的快慢各種因素，替換策略可有隨機法、先進先出法、最近最少使用法等。
（1）.隨機法（RAND法）
隨機法是隨機地確定替換的存儲塊。設置一個隨機數產生器，依據所產生的隨機數，確定替換塊。這種方法簡單、易於實現，但命中率比較低。
（2）.先進先出法（FIFO法）
先進先出法是選擇那個最先調入的那個塊進行替換。當最先調入並被多次命中的塊，很可能被優先替換，因而不符合局部性規律。這種方法的命中率比隨機法好些，但還不滿足要求。先進先出方法易於實現，
（3）.最近最少使用法（LRU法）
LRU法是依據各塊使用的情況， 總是選擇那個最近最少使用的塊被替換。這種方法比較好地反映了程序局部性規律。 實現LRU策略的方法有多種。
2 在多體並行存儲系統中，由於 I/O 設備向主存請求的級別高於 CPU 訪存，這就出現了 CPU 等待 I/O 設備訪存的現象，致使 CPU 空等一段時間，甚至可能等待幾個主存周期，從而降低了 CPU 的工作效率。為了避免 CPU 與 I/O 設備爭搶訪存，可在 CPU 與主存之間加一級緩存，這樣，主存可將 CPU 要取的信息提前送至緩存，一旦主存在與 I/O 設備交換時， CPU 可直接從緩存中讀取所需信息，不必空等而影響效率。
3 目前提出的演算法可以分為以下三類（第一類是重點要掌握的）：
（1）傳統替換演算法及其直接演化，其代表演算法有 ：①LRU（ Least Recently Used）演算法：將最近最少使用的內容替換出Cache ；②LFU（ Lease Frequently Used）演算法：將訪問次數最少的內容替換出Cache；③如果Cache中所有內容都是同一天被緩存的，則將最大的文檔替換出Cache，否則按LRU演算法進行替換 。④FIFO( First In First Out)：遵循先入先出原則，若當前Cache被填滿，則替換最早進入Cache的那個。
（2）基於緩存內容關鍵特徵的替換演算法，其代表演算法有：①Size替換演算法：將最大的內容替換出Cache②LRU— MIN替換演算法：該演算法力圖使被替換的文檔個數最少。設待緩存文檔的大小為S，對Cache中緩存的大小至少是S的文檔，根據LRU演算法進行替換；如果沒有大小至少為S的對象，則從大小至少為S/2的文檔中按照LRU演算法進行替換；③LRU—Threshold替換演算法：和LRU演算法一致，只是大小超過一定閾值的文檔不能被緩存；④Lowest Lacency First替換演算法：將訪問延遲最小的文檔替換出Cache。
（3）基於代價的替換演算法，該類演算法使用一個代價函數對Cache中的對象進行評估，最後根據代價值的大小決定替換對象。其代表演算法有：①Hybrid演算法：演算法對Cache中的每一個對象賦予一個效用函數，將效用最小的對象替換出Cache；②Lowest Relative Value演算法：將效用值最低的對象替換出Cache；③Least Normalized Cost Replacement（LCNR）演算法：該演算法使用一個關於文檔訪問頻次、傳輸時間和大小的推理函數來確定替換文檔；④Bolot等人 提出了一種基於文檔傳輸時間代價、大小、和上次訪問時間的權重推理函數來確定文檔替換；⑤Size—Adjust LRU（SLRU）演算法：對緩存的對象按代價與大小的比率進行排序，並選取比率最小的對象進行替換。

❻ 高速緩存的工作原理是什麼

高速緩存內存標識位於主內存中的重復指令和數據，並將其復制到其內存中。CPU不再為相同的指令和數據重復訪問較慢的主內存，而是訪問更快的緩存。

緩存有時稱為CPU內存，通常運行在高性能的SRAM內存模塊上。CPU可以訪問更快的緩存內存來運行性能敏感的操作。高速緩存內存通常集成在主板下，或者在不同的晶元上，通過匯流排與CPU互連。

(6)電腦緩沖存儲器原理擴展閱讀：

在CPU裡面內置了高速緩存可以提高CPU的運行效率。

內置的L1高速緩存的容量和結構對CPU的性能影響較大，不過高速緩沖存儲器均由靜態RAM組成，結構較復雜，在CPU管芯面積不能太大的情況下，L1級高速緩存的容量不可能做得太大。採用回寫(Write Back)結構的高速緩存。

它對讀和寫*作均有可提供緩存。而採用寫通(Write-through)結構的高速緩存，僅對讀*作有效。在486以上的計算機中基本採用了回寫式高速緩存。

在流行的處理器中，奔騰Ⅲ和Celeron處理器擁有32KB的L1高速緩存，奔騰4為8KB，而AMD的Duron和Athlon處理器的L1高速緩存高達128KB。

❼ CPU緩存的工作原理

CPU要讀取一個數據時，首先從Cache中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入Cache中，可以使得以後對整塊數據的讀取都從Cache中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取Cache的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在Cache中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先Cache後內存。 前面是把Cache作為一個整體來考慮的，下面分類分析。Intel從Pentium開始將Cache分開，通常分為一級高速緩存L1和二級高速緩存L2。在以往的觀念中，L1 Cache是集成在CPU中的，被稱為片內Cache。在L1中還分數據Cache（D-Cache）和指令Cache（I-Cache）。它們分別用來存放數據和執行這些數據的指令，而且兩個Cache可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。
在P4處理器中使用了一種先進的一級指令Cache——動態跟蹤緩存。它直接和執行單元及動態跟蹤引擎相連，通過動態跟蹤引擎可以很快地找到所執行的指令，並且將指令的順序存儲在追蹤緩存里，這樣就減少了主執行循環的解碼周期，提高了處理器的運算效率。
以前的L2 Cache沒集成在CPU中，而在主板上或與CPU集成在同一塊電路板上，因此也被稱為片外Cache。但從PⅢ開始，由於工藝的提高L2 Cache被集成在CPU內核中，以相同於主頻的速度工作，結束了L2 Cache與CPU大差距分頻的歷史，使L2 Cache與L1 Cache在性能上平等，得到更高的傳輸速度。L2Cache只存儲數據，因此不分數據Cache和指令Cache。在CPU核心不變化的情況下，增加L2 Cache的容量能使性能提升，同一核心的CPU高低端之分往往也是在L2 Cache上做手腳，可見L2 Cache的重要性。CPU的L1 Cache與L2 Cache惟一區別在於讀取順序。 CPU在Cache中找到有用的數據被稱為命中，當Cache中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有2級Cache的CPU中，讀取L1 Cache的命中率為80%。也就是說CPU從L1 Cache中找到的有用數據占數據總量的80%，剩下的20%從L2 Cache讀取。在一些高端領域的CPU（像Intel的Itanium）中，我們常聽到L3 Cache，它是為讀取L2 Cache後未命中的數據設計的—種Cache。
為了保證CPU訪問時有較高的命中率Cache中的內容應該按一定的演算法替換，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出Cache，提高Cache的利用率。緩存技術的發展
總之，在傳輸速度有較大差異的設備間都可以利用Cache作為匹配來調節差距，或者說是這些設備的傳輸通道。在顯示系統、硬碟和光碟機，以及網路通訊中，都需要使用Cache技術。但Cache均由靜態RAM組成，結構復雜，成本不菲，使用現有工藝在有限的面積內不可能做得很大，不過，這也正是技術前進的源動力，有需要才有進步！ 隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
雙核心CPU的二級緩存比較特殊，和以前的單核心CPU相比，最重要的就是兩個內核的緩存所保存的數據要保持一致，否則就會出現錯誤，為了解決這個問題不同的CPU使用了不同的辦法。

❽ 計算機內，配置高速緩沖存儲器（CACHE）是為了解決什麼

B，CPU與內存儲器之間速度不匹配問題。

高速緩沖存儲器（Cache）其原始意義是指存取速度比一般隨機存取記憶體（RAM）來得快的一種RAM，一般而言它不像系統主記憶體那樣使用DRAM技術，而使用昂貴但較快速的SRAM技術，也有快取記憶體的名稱。

高速緩沖存儲器是存在於主存與CPU之間的一級存儲器， 由靜態存儲晶元(SRAM)組成，容量比較小但速度比主存高得多， 接近於CPU的速度。在計算機存儲系統的層次結構中，是介於中央處理器和主存儲器之間的高速小容量存儲器。它和主存儲器一起構成一級的存儲器。高速緩沖存儲器和主存儲器之間信息的調度和傳送是由硬體自動進行的。

(8)電腦緩沖存儲器原理擴展閱讀：

高速緩沖存儲器組成結構

高速緩沖存儲器是存在於主存與CPU之間的一級存儲器， 由靜態存儲晶元(SRAM)組成，容量比較小但速度比主存高得多， 接近於CPU的速度。

主要由三大部分組成：

1、Cache存儲體：存放由主存調入的指令與數據塊。

2、地址轉換部件：建立目錄表以實現主存地址到緩存地址的轉換。

3、替換部件：在緩存已滿時按一定策略進行數據塊替換，並修改地址轉換部件。

❾ 電腦的緩存工作原理是什麼有沒有實際用處

有用，在緩存中比直接在存儲器里提取數據快！提高電腦效率！

❿ Cache的的工作原理是什麼

CACHE 快取

CACHE是一種加速內存或磁碟存取的裝置，可將慢速磁碟上的數據拷貝至快速的磁碟進行讀寫動作，以提升系統響應的速度。

其運作原理在於使用較快速的儲存裝置保留一份從慢速儲存裝置中所讀取數據且進行拷貝，當有需要再從較慢的儲存體中讀寫數據時，CACHE能夠使得讀寫的動作先在快速的裝置上完成，如此會使系統的響應較為快速。

舉例來說，存取內存 (RAM) 的速度較磁碟驅動器快非常多，所以我們可以將一部份的主存儲器保留當成磁碟CACHE，每當有磁碟讀取的需求時就把剛讀取的數據拷貝一份放在CACHE內存中，如果系統繼續要求讀取或寫入同一份數據或同一扇區 (sector) 時，系統可以直接從內存中的CACHE部分作讀寫的動作，這樣系統對磁碟的存取速度感覺上會快許多。

同樣的，靜態內存 (SRAM) 比動態內存 (DRAM) 的讀寫速度快，使用些靜態內存作為動態內存的CACHE，也可以提升讀寫的效率。

內存不全部使用SRAM取代DRAM 的原因，是因為SRAM的成本較DRAM高出許多。

使用CACHE的問題是寫入CACHE中的數據如果不立即寫回真正的儲存體，一但電源中斷或其它意外會導致數據流失；但若因而每次都將數據寫寫回真正的儲存體，又將會使得CACHE只能發揮加速讀取的功能，而不能加速寫入的速度，這樣的狀況使得CACHE寫入的方式分為兩類:

1. Write-Through: 每次遇到寫入時就將數據寫入真正的儲存體。

2. Write-Back: 遇到寫入時不一定回寫，只紀錄在CACHE內，並將該份數據標示為已更改(dirty)，等系統有空或等到一定的時間後再將數據寫回真正的儲存體，這種做法是承擔一點風險來換取效率。

由於很多時候系統不只有重復讀寫同一塊區域，使用兩組各自獨立的CACHE效能通常比只使用一組較佳，這稱為 2-Ways Associate，同樣的，使用四組CACHE則稱為4ways Associate，但更多組的CACHE會使得演算法相對的復雜許多。

CACHE的效能依演算法的使用而有好壞之分，估量的單位通常使用命中率 (hits)，命中率較高者較佳。

新式的CPU上也有內建的CACHE，稱為 LEVEL 1 (L1) 快取， 由於與 CPU 同頻率運作，能比在主機板上的 LEVEL 2 (L2) CACHE提供更快速的存取效能。